新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動(dòng)態(tài) > IBM展示基于極薄SOI襯底的22nm技術(shù)

IBM展示基于極薄SOI襯底的22nm技術(shù)

作者: 時(shí)間:2009-12-17 來源:Semiconduct International 收藏

  研究人員開發(fā)出了基于極薄SOI(ETSOI)的全耗盡技術(shù),面向及以下節(jié)點(diǎn)。

本文引用地址:http://www.butianyuan.cn/article/101470.htm

  在IEDM會(huì)議上, Albany研發(fā)中心的Kangguo Cheng稱該FD-ETSOI工藝已獲得了25nm柵長,非常適合于低功耗應(yīng)用。除了場效應(yīng)管,的工程師還在極薄SOI襯底上制成了電感、電容等用于制造的器件。

  該ETSOI技術(shù)包含了幾項(xiàng)工藝創(chuàng)新,包括源漏摻雜外延淀積(無需離子注入),以及提高的源漏架構(gòu)。

  該技術(shù)部分依賴于近期SOI晶圓供應(yīng)商推出了硅膜厚度為6nm的SOI晶圓。



關(guān)鍵詞: IBM CMOS 22nm SOC

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉