拋棄細枝末節(jié)，專注原型創(chuàng)意

　　共感機制

　　假設(shè)您所構(gòu)思的器件具有一系列連接用戶及外部系統(tǒng)的常見 I/O 外設(shè)， 包括一個 LCD 屏幕(可能是一個觸摸屏)、數(shù)個控制與按鈕、幾個 LED 指示燈以及一些 I/O 連接等。

　　為了測試和探索這些 I/O 器件如何將您的創(chuàng)意傳達給用戶，您需要創(chuàng)建基本的功能性智能來驅(qū)動這些器件。此時的正常步驟是開發(fā)實現(xiàn)上述目的所需要的軟件與硬件，然后再根據(jù)不同用戶界面行為不斷調(diào)整與改變相關(guān)結(jié)構(gòu)。

　　不過，您很快就會返回到硬件邏輯、外設(shè)驅(qū)動器以及軟件程序的詳細設(shè)計層面。您對用戶體驗進行全面、高度關(guān)注會喪失殆盡，于是再次回到產(chǎn)品原型設(shè)計的老路，而靈光乍現(xiàn)的創(chuàng)意已經(jīng)鳥無影蹤。

　　在某種程度上，FPGA 可解決上述難題。借助 FPGA，每次重要設(shè)計迭代不再需要創(chuàng)建全新的物理硬件，因而可以提供一條更加輕松地探索設(shè)計選項和替代方案的可行之路。只需改變嵌入式硬件設(shè)計，然后以真正燒錄與學(xué)習(xí) (burn & learn) 的方式將修改過的版本加載到 FPGA 即可。但是采用傳統(tǒng) HDL 輸入方法修改設(shè)計會使您再次陷入扼殺創(chuàng)意而過分關(guān)注細枝末節(jié)的艱澀編碼環(huán)境中。

　　FPGA 主機平臺數(shù)字 I/O 儀器

　　不過，還有另一個方法。對于這種探索性設(shè)計，此前未曾使用過的一種方法是采用 FPGA 嵌入式虛擬測試儀器，例如由 DelphiScript 等高級腳本語言驅(qū)動的多位寬 I/O 儀器塊。這些智能 IP 為創(chuàng)建、控制以及調(diào)節(jié)設(shè)計中用戶互動提供了一種潛在的便捷方法。

　　智能儀器

　　NanoBoard 3000：智能、互連與多功能

　　虛擬儀器建立在預(yù)配置軟硬件 IP 塊的基礎(chǔ)之上，可幫助您主動監(jiān)控和控制 FPGA 設(shè)計中正在運行的內(nèi)部結(jié)構(gòu)。用戶創(chuàng)建的腳本可用來控制儀器，從而可使一定水平的“智能性”能夠控制設(shè)計中所連接的任何 I/O 信號。