新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 業(yè)界動態(tài) > 在賽靈思FPGA設計中保留可重復結果

在賽靈思FPGA設計中保留可重復結果

作者: 時間:2011-04-29 來源:電子產(chǎn)品世界 收藏

  有關區(qū)域組平面布局規(guī)劃的更多信息,請參閱 UG632 《PlanAhead用戶指南》 (h t t p : / / w w w . x i l i n x .com/suppor t /documentat ion/sw_ma n u a l s / x i l i n x 1 1 /Pl a nAh e a d _UserGuide.pdf)以及 UG633 《平面布局方法指南》 (http://www.xi l inx.com/support/documentation/sw_manuals/xilinx12_1/Floorplanning_Methodology_Guide.pdf) 。

本文引用地址:http://www.butianyuan.cn/article/119148.htm

  塊、模塊與路徑定位Block RAM、FIFO、DSP、DCM 以及全局時鐘資源等核心器件的定位往往有助于實現(xiàn)可重復性。其最佳做法是著眼于良好布局,同時采用相關設計知識布局規(guī)劃??梢圆捎?reportgen – clock_regions design.ncd 創(chuàng)建相關報告。PlanAhead 軟件能夠鎖定關鍵模塊的全部布局信息。在下一輪中,實施布局保持不變,但是并不保存布線信息。有關 PlanAhead 軟件定位約束條件的更多信息,請參閱 UG632 《PlanAhead 用戶指南》 、UG633 《平面布局規(guī)劃方法指南》以及相關 PlanAhead 手冊的 “設計的平面布局規(guī)劃”章節(jié)。

  如果鎖定整個模塊影響過大,則可以在 PlanAhead 軟件中鎖定某條關鍵路徑。但是使用該方法時應當慎之又慎。如果某條具體路徑導致某種主要問題,最好通過修改 HDL 來解決時序問題。否求。賽靈思 SmartGuide ™ 技術是另一種維持可重復結果的選擇,最適合不強求最高 QoR 或最高利用率的設計。如果設計保存和 SmartGuide 技術都不適用于一種設計,則可以采用 SmartXplorer或 PlanAhead 軟件策略維護時序。

  對于 QoR 需求較高的設計, 有一些高級實現(xiàn)選項可以幫助維持時序??刂评寐释蔷S持可重復結果的關鍵。隨著設計規(guī)模增大,維持可重復結果的難度也隨之提高。整個設計階段始終采用相同軟件版本有助于實現(xiàn)可重復結果。

  設計保存

  PlanAhead 中的設計保存流程采用分區(qū),這是能夠保證可重復結果的唯一驗證相關位置是否適當。在定位這些BRAM、FIFO 與 DSP 器件時需要考慮到控制信號和數(shù)據(jù)流 (總線校準) ??梢栽谙嚓P .map 報告文件中找到用于定位現(xiàn)有設計的時鐘域的約束條件。保持相同的時鐘域可以防止布局器 (Placer) 修改時鐘域分區(qū),因為后者會改變設計的則, 應限制使用具體時序路徑定位。

  實現(xiàn)選項

  實現(xiàn)工具中的多種選項都可以改進可重復性?;诜謪^(qū)的設計保存是保存實現(xiàn)方案的最佳方法,但是它并不適合于所有的設計而且確實存在 HDL 設計要方法。設計保存的主要目的是保持模塊性能的一致性,以減少時序收斂階段花費的時間。另外,它還要求用戶盡可能遵從良好設計實踐。

  分區(qū)可以保存之前實現(xiàn)的設計的不變部分。如果分區(qū)網(wǎng)表保持不變,則實現(xiàn)工具可以采用復制 - 粘貼過程保證保存該分區(qū)的實現(xiàn)數(shù)據(jù)。通過保存實現(xiàn)結果,分區(qū)可以讓你在不影響已保存部分的情況下實現(xiàn)修改后的設計部分。在圖2 中,紅色模塊已經(jīng)修改并且得到實現(xiàn),而剩下的模塊已鎖定到位。

  在 12.1 版和未來版本中, PlanAhead軟件和命令行工具將支持設計保存功能。如欲了解更多信息, 請參閱 WP362 《基于設計保存的可重復結果》 (http://www.xilinx.com/support/documentation/white_papers/wp362.pdf ) 與 UG748 《分層設計方法指南》 (http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_1/Hierarchical_Design_Methodology_Guide.pdf)。

  SmartGuide 技術

  SmartGuide 技術在執(zhí)行實現(xiàn)方案時采用之前的實現(xiàn)結果作為起點,其主要目的是減少運行時間。可以遷移引導布局與布線或者同時遷移二者,以便完成設計的布線或滿足時序要求。SmartGuide 技術最適合不強求 QoR 或利用率的設計。

  以前版本的工具配套提供精準引導(exact guide) 和杠桿 (leveraged) 引導。通常情況下,精準引導方法過去會造成不可路由的設計。如果需要準確保存,則建議流程是設計保存。SmartGuide 技術可替代杠桿引導。

  設 計 人 員 經(jīng) 常 詢 問 是 使 用Smar tGuide 技術還是分區(qū)技術,答案取決于在設計流程中所處位置。



關鍵詞: Xilinx FPGA

評論


相關推薦

技術專區(qū)

關閉