引領(lǐng)28nm FPGA“智”造時(shí)代

　　Zynq-7000產(chǎn)品系列，集基于ARM Cortex-A9 MPCore處理器的完整片上系統(tǒng)(SoC)和集成28nm可編程邏輯為一體，專為要求高處理性能的嵌入式系統(tǒng)而構(gòu)建，其目標(biāo)市場(chǎng)包括汽車駕駛員輔助、智能視頻監(jiān)控、工業(yè)自動(dòng)化、航空航天與軍用、廣播以及新一代無(wú)線應(yīng)用等。

　　ISE 13提升效率

　　當(dāng)今芯片的架構(gòu)設(shè)計(jì)/平臺(tái)成為必然，包括芯片和軟件兩部分，軟硬結(jié)合是架構(gòu)設(shè)計(jì)最主要的特征。因此，7系列的推出也伴隨著軟件開(kāi)發(fā)環(huán)境的創(chuàng)新。

　　賽靈思ISE Design Suite 13設(shè)計(jì)套件，專門針對(duì)最新28nm 7系列FPGA，ISE 13致力于讓客戶最大限度地利用有限的時(shí)間和設(shè)計(jì)資源實(shí)現(xiàn)最大的生產(chǎn)力。

　　ISE 13在CORE Generator系統(tǒng)中提供了AXI(Advance extensible Interface，先進(jìn)的可擴(kuò)展接口)互聯(lián)支持，以構(gòu)建性能更高的點(diǎn)對(duì)點(diǎn)架構(gòu)。設(shè)計(jì)團(tuán)隊(duì)如果構(gòu)建了自己的符合AXI協(xié)議的IP(知識(shí)產(chǎn)權(quán))，那么就能利用可選的AXI BFM(總線功能模型)驗(yàn)證IP仿真AXI互聯(lián)協(xié)議，從而可輕松確保所有接口處理都能正確運(yùn)行。賽靈思ISE 13還為設(shè)計(jì)人員帶來(lái)了強(qiáng)大的PlanAhead設(shè)計(jì)環(huán)境和分析工具。

　　堆疊硅片互聯(lián)：FPGA邁向3D

　　超越摩爾定律

　　長(zhǎng)期以來(lái)，摩爾定律因其驚人的準(zhǔn)確性，成為半導(dǎo)體行業(yè)發(fā)展的準(zhǔn)則和軌跡。但是，單單依靠摩爾定律，可控的功耗和代工廠良率無(wú)法滿足市場(chǎng)對(duì)資源無(wú)止境的需求。為此，賽靈思找到了一個(gè)新的思路—堆疊硅片互聯(lián)(SSI)技術(shù)，加上與伙伴合作的技術(shù)/工藝，使賽靈思成為挑戰(zhàn)3D(三維封裝)FPGA的先鋒，可以為市場(chǎng)推出一種能夠應(yīng)對(duì)當(dāng)下挑戰(zhàn)的可行的可編程解決方案。

　　2011年10月，賽靈思橫空出世了堪稱世界最大容量FPGA—Virtex-7 XC7V2000T，為業(yè)界首批堆疊硅片架構(gòu)的FPGA產(chǎn)品，其包含68億個(gè)晶體管，共200萬(wàn)個(gè)邏輯單元(相當(dāng)于2000萬(wàn)個(gè)ASIC門)。據(jù)賽靈思公司全球高級(jí)副總裁、亞太區(qū)執(zhí)行總裁湯立人介紹，Virtex-7 XC7V2000T不僅僅是晶體管數(shù)最大的FPGA產(chǎn)品，同時(shí)也是截至目前半導(dǎo)體歷史上集成晶體管數(shù)最多的單個(gè)IC—這不僅僅是摩爾定律的延續(xù)，更是對(duì)摩爾定律的超越。

　　因此，3D FPGA有望在一些領(lǐng)域內(nèi)逐步取代ASIC和ASSP。湯立人稱，Virtex-7 2000T FPGA標(biāo)志著賽靈思創(chuàng)新和行業(yè)協(xié)作史上的一個(gè)重大里程碑。對(duì)于客戶而言，其重大意義在于如果沒(méi)有SSI技術(shù)，至少要等演進(jìn)到下一代工藝技術(shù)，才有可能在單個(gè)FPGA中實(shí)現(xiàn)如此大的晶體管容量?，F(xiàn)在，有了Virtex-7 2000T FPGA，客戶能立即為現(xiàn)有設(shè)計(jì)增添新的功能，不必采用ASIC，單個(gè)FPGA解決方案就能達(dá)到3~5個(gè)FPGA解決方案的功能，因而可大幅降低成本?；蛘攥F(xiàn)在就可以開(kāi)始采用賽靈思的最大容量FPGA進(jìn)行原型設(shè)計(jì)和構(gòu)建系統(tǒng)仿真器。這和通常的更新?lián)Q代速度相比，至少可以提前一年時(shí)間。

　　SSI技術(shù)

　　新的SSI技術(shù)使賽靈思能夠?yàn)楫?dāng)代工藝技術(shù)帶來(lái)下一代的高密度性能，有望改善容量和集成度，節(jié)約PCB(印制電路板)板級(jí)空間，進(jìn)一步提高產(chǎn)量。Virtex-7 XC7V2000T主要架構(gòu)如圖6所示。

　　1. FPGA核心

　　最上層為FPGA核心層，采用4個(gè)含50萬(wàn)邏輯單元的28nm FPGA核心(切片)肩并肩排布，而非采用2個(gè)含100萬(wàn)邏輯單元的或單個(gè)200萬(wàn)邏輯單元的FPGA核心。原因在于當(dāng)IC的規(guī)模和復(fù)雜度不斷提升的同時(shí)，其良品率將受到一定程度的影響。此種設(shè)計(jì)能在保證良品率的同時(shí)，提高邏輯單元數(shù)目。

　　2. 微凸塊

　　微凸塊并非直接連接于封裝，而是互聯(lián)到SSI技術(shù)最關(guān)鍵的部分——無(wú)源硅中介層，進(jìn)而連接到相鄰的芯片。這種設(shè)置方法能夠避免微凸塊受到靜電放電的影響，從而帶來(lái)巨大優(yōu)勢(shì)。通過(guò)芯片彼此相鄰，并連接至球形柵格陣列，該器件避免了采用單純的垂直硅片堆疊方法出現(xiàn)的熱通量、信號(hào)完整性和設(shè)計(jì)工具流問(wèn)題。

　　3. 硅中介層

　　SSI技術(shù)設(shè)置了一個(gè)65nm工藝的無(wú)源硅中介層，其本質(zhì)類似于IC內(nèi)部的互連線，在芯片外部實(shí)現(xiàn)了芯片間的直接互聯(lián)。這樣解決了傳統(tǒng)方式所帶來(lái)的問(wèn)題，將單位功耗芯片間連接帶寬提升了100倍以上，時(shí)延減至五分之一，也不會(huì)占用任何高速串行或并行I/O資源。而且，硅片中的芯片連接數(shù)量大大超過(guò)系統(tǒng)級(jí)封裝。而且這種方法的最大優(yōu)勢(shì)還在于節(jié)能性。通過(guò)SSI技術(shù)連接芯片，其功耗遠(yuǎn)遠(yuǎn)低于通過(guò)大線跡、封裝或電路板連接的方式。