采用低功耗28-nm FPGA降低系統(tǒng)總成本

　　Altera的全系列低成本28-nm產(chǎn)品提高了設(shè)計(jì)靈活性

　　從系統(tǒng)設(shè)計(jì)的角度看，某一FPGA系列提供多種器件密度選擇有很大的優(yōu)勢。Cyclone V FPGA的系列型號容量從25K LE到301K LE，在低成本28-nm器件市場上具有明顯的優(yōu)勢。這樣，設(shè)計(jì)人員可以在較小的型號上進(jìn)行設(shè)計(jì)，如果產(chǎn)品范圍拓展了，以后則可以移植。同樣的，如果設(shè)計(jì)規(guī)模變小了，他們還可以使用更小的器件。一般而言，如果在設(shè)計(jì)周期的中間階段改換器件系列來處理這類工程更改(ECO)，其時(shí)間和資源成本都非常高。Cyclone V系列有豐富的縱向移植選擇，Altera提供了最全面、性價(jià)比最高的低成本FPGA器件?！　?/p>

 　　Cyclone V FPGA體系結(jié)構(gòu)降低了設(shè)計(jì)成本

　　Altera的28-nm體系結(jié)構(gòu)通過多種方式降低了設(shè)計(jì)成本。核心架構(gòu)提高了邏輯效率，是目前密度最高的互聯(lián)結(jié)構(gòu)。硬核IP實(shí)現(xiàn)了高性能，提高了靈活性，而且縮短了設(shè)計(jì)時(shí)間。經(jīng)過優(yōu)化后的收發(fā)器具有同類最佳的信號完整性，減少了調(diào)試時(shí)間。僅使用兩種電壓軌，因此，電源分配網(wǎng)絡(luò)成本更低，更容易設(shè)計(jì)。采用fPLL，支持合成任意頻率的時(shí)鐘，不需要昂貴的振蕩器，智能引腳布局提高了器件的可布線能力，增強(qiáng)了信號完整性。

　　內(nèi)核架構(gòu)和布線提高了邏輯效率

　　Cyclone V FPGA采用了創(chuàng)新的內(nèi)核架構(gòu)來高效實(shí)現(xiàn)邏輯和DSP功能。據(jù)估算，與前幾代技術(shù)相比，由于提高了邏輯利用率，僅增強(qiáng)內(nèi)核就能夠使設(shè)計(jì)人員在每一型號上節(jié)省20美元。

　　Cyclone V體系結(jié)構(gòu)的基本構(gòu)建模塊是ALM。它包括一個8輸入分段式查找表(LUT)以及兩個加法器和四個寄存器——都緊密封裝在一起，提高了性能，能夠很好的使用硅片面積。這一體系結(jié)構(gòu)與Altera的高端器件相類似，是Cyclone IV FPGA的繼承發(fā)展，其基本構(gòu)建模塊是LE，具有4輸入LUT以及一個寄存器。ALM結(jié)合緊密封裝，不僅提高了硅片的性價(jià)比，而且更容易實(shí)現(xiàn)時(shí)序收斂，特別是需要大量寄存器和流水線的設(shè)計(jì)。Cyclone V系列提供等價(jià)的301K-LE，以垂直臨近邏輯陣列模塊(LAB)的形式排列，每一LAB有10個ALM。由適配器自動配置ALM (由Altera的Quartus^® II開發(fā)軟件提供)，實(shí)現(xiàn)應(yīng)用所需要的純組合或者算術(shù)功能。　　

 

　　Cyclone V FPGA具有新的嵌入式存儲器模塊，即，M10K。這一存儲器模塊體積小于競爭體系結(jié)構(gòu)中的嵌入式存儲器模塊，從而提高了粒度，單位硅片面積提供更多的存儲器端口，很少浪費(fèi)模塊。片內(nèi)存儲器體系結(jié)構(gòu)非常適合需要大量DSP的應(yīng)用，例如電機(jī)控制、演播設(shè)備和3D電視等。為能夠高效的低成本處理寬淺緩沖和延時(shí)單元，Cyclone V器件還提供了更小的640位MLAB模塊。

　　Cyclone V FPGA還采用了高性能精度可調(diào)DSP模塊。利用Altera創(chuàng)新的DSP模塊以及有限沖擊響應(yīng)(FIR)濾波器專用系數(shù)塊和反饋通路，設(shè)計(jì)人員能夠獨(dú)立配置每一乘法器的精度，從9x9到27x27位，具體取決于應(yīng)用需求。通過這一功能，Cyclone V FPGA實(shí)現(xiàn)了設(shè)計(jì)人員在應(yīng)用時(shí)所要求的精度合適的乘法器，支持設(shè)計(jì)人員盡可能采用最高效的硬件。