利用FPGA實現(xiàn)視頻顯示接口

 　　視頻顯示器市場分為：大批量應(yīng)用，如臺式機(jī)、筆記本顯示器和電視機(jī)面板;中等批量應(yīng)用，如小型人機(jī)接口(HMI)面板和大尺寸數(shù)字標(biāo)牌。本文將探討的是大尺寸顯示器面板應(yīng)用(表1)，其中FPGA是一個備受關(guān)注的選擇，它可以滿足緊迫的產(chǎn)品周期和大量的高速接口和處理需求。

　　有3個常用的顯示標(biāo)準(zhǔn)：7:1低壓差分標(biāo)準(zhǔn)(LVDS)，數(shù)字視頻接口(DVI)和高清多媒體接口(HDMI)。

　　表1：大尺寸顯示面板應(yīng)用概述。

　　7:1 LVDS

　　需要一個集成的LCD顯示屏的應(yīng)用通常使用7:1 LVDS連接。7:1接口采用了低壓差分信號(LVDS)I/O標(biāo)準(zhǔn)。VESA(視頻電子標(biāo)準(zhǔn)協(xié)會)定義了LCD顯示器的7:1 LVDS接口。它在筆記本電腦和上網(wǎng)本中非常常見，用于將主板連接到LCD屏幕(圖1)。LCD顯示器的每一個像素都由紅、綠、藍(lán)(RGB)三個元素組成，可構(gòu)成顯示屏上所有可能的顏色。

　　圖1：用于將LCD屏幕連接到筆記本電腦PCB的7:1 LVDS線纜。

　　為便于數(shù)字顯示數(shù)據(jù)至LCD顯示屏的傳輸，并盡可能地減少連接，可將數(shù)據(jù)轉(zhuǎn)換為串行格式。7:1 LVDS標(biāo)準(zhǔn)使用3或4個LVDS數(shù)據(jù)通道和一個LVDS時鐘通道。更高分辨率的顯示器將使用4個LVDS數(shù)據(jù)通道和一個LVDS時鐘。在一個時鐘周期內(nèi)，每條數(shù)據(jù)線上有7個串行數(shù)據(jù)位(圖2)，即數(shù)據(jù)傳輸速率比時鐘周期快7倍。如果3個LVDS數(shù)據(jù)通道正在傳輸數(shù)據(jù)(例如從一臺筆記本電腦的主板開始)，那么每種顏色的RGB數(shù)據(jù)將包含6個數(shù)據(jù)位，加上HSYNC、VSYNC和DATA ENABLE(DE)，一共有21位。然后，這些位串行傳輸?shù)絃VDS差分通道。

　　圖2：7:1 LVDS對于數(shù)據(jù)關(guān)系的線纜時鐘。

　　萊迪思半導(dǎo)體(Lattice)提供了一個非常有效的參考設(shè)計，同時支持LatticeXP2、LatticeECP2M和LatticeECP3 FPGA中的7:1 LVDS接收與發(fā)送。即使是極小外形封裝的最小器件也都支持多個接口。