新聞中心

EEPW首頁(yè) > EDA/PCB > 新品快遞 > Cadence發(fā)布推動(dòng)SiP IC設(shè)計(jì)主流化的EDA產(chǎn)品

Cadence發(fā)布推動(dòng)SiP IC設(shè)計(jì)主流化的EDA產(chǎn)品

——
作者: 時(shí)間:2006-06-28 來(lái)源: 收藏
設(shè)計(jì)系統(tǒng)有限公司今日宣布推出業(yè)界第一套完整的能夠推動(dòng)SiP IC 設(shè)計(jì)主流化的產(chǎn)品。 解決方案針對(duì)目前SiP設(shè)計(jì)中依賴 ‘專家工程’的方式存在的固有局限性,提供了一套自動(dòng)化、 整合的、可信賴并可反復(fù)采用的工藝以滿足無(wú)線和消費(fèi)產(chǎn)品不斷提升的需求。這套新產(chǎn)品包括® Radio Frequency SiP Methodology Kit, 兩款新的RF SiP產(chǎn)品(Cadence SiP RF架構(gòu)和Cadence SiP RF 版圖)以及三款新的數(shù)字SiP產(chǎn)品( Cadence SiP 數(shù)字架構(gòu), Cadence SiP 數(shù)字信號(hào)完整和Cadence SiP 數(shù)字版圖)。     

SiP 被廣泛應(yīng)用于諸如手機(jī)、藍(lán)牙、WLAN以及包交換網(wǎng)絡(luò)等無(wú)線、網(wǎng)絡(luò)和消費(fèi)電子領(lǐng)域。Semico調(diào)研公司的調(diào)查顯示,到2007年SiP合同制造商的收入將達(dá)到7.479億美元。通過(guò)讓更多的設(shè)計(jì)者有能力將和封裝的技術(shù)相結(jié)合,開發(fā)出成本、尺寸和性能都更為優(yōu)化的高集成產(chǎn)品, Cadence系統(tǒng)封裝解決方案將為廠商進(jìn)一步拓展這一市場(chǎng)創(chuàng)造機(jī)會(huì)。

Freescale半導(dǎo)體公司模擬及射頻技術(shù)經(jīng)理Nigel Foley表示:“我們選擇Cadence作為我們RF SiP技術(shù)的合作伙伴,因?yàn)镃adence有相應(yīng)的技術(shù)和能力,能夠和我們共同制定一套在Freescale能被廣泛采用的解決方案,從而顯著提升我們的RF SiP技術(shù)。”

Cadence推出的RF SiP 套件為無(wú)線通信應(yīng)用的RF SiPs設(shè)計(jì)提供了自動(dòng)化和加速設(shè)計(jì)流程的最新產(chǎn)品和技術(shù)。它同時(shí)提供了基于802.11 b/g無(wú)線局域網(wǎng)設(shè)計(jì)的成熟的SiP實(shí)施方法,能夠低風(fēng)險(xiǎn)地實(shí)現(xiàn)SiP設(shè)計(jì)工藝快速并順暢的被采用。這個(gè)套件與Cadence之前發(fā)布的Cadence RF Design Methodology Kit 一起拓展了Cadence在無(wú)線領(lǐng)域RF設(shè)計(jì)方面的產(chǎn)品線。

 Jazz Semiconductor技術(shù)與工程副總裁Marco Racanelli表示:“作為領(lǐng)先的RF ICs代工供應(yīng)商,我們需要適應(yīng)業(yè)界采用SiPs以降低系統(tǒng)成本的趨勢(shì)。 通過(guò)將我們的設(shè)計(jì)工具包與Cadence RF SiP Methodology Kit整合,Jazz在優(yōu)化RF SiP設(shè)計(jì)周期方面為Cadence提供支持,從而為我們共同的客戶提供更好的性能和技術(shù),以及更快的產(chǎn)品上市周期。

Cadence SiP解決方案也可以與Cadence 主要的設(shè)計(jì)平臺(tái)無(wú)縫整合:可以與Encounter整合實(shí)現(xiàn)裸片抽象協(xié)同設(shè)計(jì),與Cadence Virtuoso整合實(shí)現(xiàn)RF模塊設(shè)計(jì),并與Cadence Allegro整合實(shí)現(xiàn)封裝與電路板的協(xié)同設(shè)計(jì)以提供尺寸、成本和性能都更為優(yōu)化的終端產(chǎn)品。  

 “最新推出的Cadence RF SiP Methodology Kit 針對(duì)了SiP設(shè)計(jì)方面主要的一些挑戰(zhàn),如缺少整合的工具和方法以實(shí)現(xiàn)IC、封裝和電路板設(shè)計(jì)的整合,無(wú)法模擬、驗(yàn)證和分析完整的SiP設(shè)計(jì)?!盋adence產(chǎn)品營(yíng)銷副總監(jiān)Charlie Giorgetti表示,“通過(guò)這個(gè)套件,顧客將能夠以更小的風(fēng)險(xiǎn)更快的實(shí)現(xiàn)SiP帶來(lái)的優(yōu)勢(shì),與之前的解決方案形成強(qiáng)烈的對(duì)比?!?nbsp;

Cadence 在開發(fā)套件方面的目標(biāo)是為了推動(dòng)不同領(lǐng)域產(chǎn)品開發(fā)的步伐。Cadence的套件通過(guò)將驗(yàn)證方式和流程與IP相結(jié)合的方式更好的應(yīng)對(duì)無(wú)線、網(wǎng)絡(luò)和消費(fèi)電子等不同領(lǐng)域在設(shè)計(jì)方面的挑戰(zhàn)。通過(guò)采用Cadence的套件,顧客可以將其寶貴的資源投入在差異化設(shè)計(jì)而不是基礎(chǔ)設(shè)計(jì)方面。


評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉