PCI9656實(shí)現(xiàn)與CPCI總線通信的雷達(dá)信號(hào)處理板

　　(1)PCI9656使LHOLD變高申請(qǐng)局部總線控制權(quán);FPGA檢測(cè)到后，立即回應(yīng)使LHOLDA變高告知PCI9656局部總線申請(qǐng)成功。PCI9656使ADS變低、LW/R變高，然后發(fā)送主機(jī)地址;FPGAl根據(jù)高位地址譯碼生成DSP片選信號(hào)，根據(jù)LW/R將主機(jī)接口配置為寫方式，同時(shí)使能PCI9656的READY。

　　(2)PCI9656檢測(cè)到READY后，將數(shù)據(jù)寫入雙口RAM。數(shù)據(jù)傳輸完畢后PCI9656使READY無(wú)效，收回LHOLD;FPGAl接著撤消LHOLDA。

　　(3)FPGAl向相應(yīng)的DSP發(fā)出HBR和WRL申請(qǐng)總線控制權(quán)并請(qǐng)求對(duì)DSP寫數(shù)據(jù)操作，DSP檢測(cè)到信號(hào)返回HBG和ACK。FPGAl檢測(cè)到ACK信號(hào)后，開始將雙口RAM中的數(shù)據(jù)發(fā)送給DSP。數(shù)據(jù)傳輸完畢后FPGA使WRL無(wú)效，撤銷HBR;DSP接著撤銷HBG和ACK。此次寫操作完成。

　　4 結(jié) 語(yǔ)

　　提出的基于CPCI總線的高速通用雷達(dá)信號(hào)處理板設(shè)計(jì)，繼承了CPCI總線可靠、可擴(kuò)展、通用性強(qiáng)的特點(diǎn)。PCI9656橋芯片和FPGAl邏輯轉(zhuǎn)換芯片實(shí)現(xiàn)板外主機(jī)對(duì)DSP的訪問(wèn)。通過(guò)FPGA2將Rocket_IO口與DSP的LinkPort口互聯(lián)實(shí)現(xiàn)數(shù)據(jù)的高速傳輸。