圖像的二維提升小波變換的FPGA實(shí)現(xiàn)

　　系統(tǒng)頂層原理如圖9所示(圖中略去了時鐘信號控制線)。在系統(tǒng)結(jié)構(gòu)中添加delay延時寄存器，從調(diào)整系統(tǒng)的時序;RAM1、RAM2是沒有被放入初始化文件的兩個相同的存儲器;sel1、sel2、sel3是三類相似功能的數(shù)據(jù)選擇器，完成整個結(jié)構(gòu)的基本控制功能。sel1實(shí)現(xiàn)的功能是當(dāng)行變換結(jié)束后，切換RAM1的地址輸入為列方向地址;sel2實(shí)現(xiàn)的功能是當(dāng)行變換結(jié)束后，將“小波變換”模塊的輸入數(shù)據(jù)從行變換地址尋址得到的數(shù)據(jù)切換到列變換地址尋址得到的數(shù)據(jù);sel3實(shí)現(xiàn)的功能是通過行變換標(biāo)志信號和列變換標(biāo)志信號來實(shí)現(xiàn)對RAM2的讀寫控制，當(dāng)系統(tǒng)進(jìn)行列變換時，RAM2模塊寫無效;當(dāng)系統(tǒng)進(jìn)行列變換時，RAM2模塊寫有效;當(dāng)列變換完成時，RAM2模塊再次寫無效，此時RAM2中已經(jīng)寫入數(shù)據(jù)。

　　系統(tǒng)工作過程如下：首先是行方向一維小波變換：圖像的灰度值數(shù)據(jù)預(yù)存在“Video RAM”模塊中，時鐘信號一來，便立即啟動水平奇地址模塊和水平偶地址模塊，開始奇偶地址分裂，進(jìn)行行方向的一維小波變換，同時將行變換的數(shù)據(jù)存到RAM1中。其次再進(jìn)行行、列變換切換時控制：當(dāng)一次行方向地址奇偶分裂一結(jié)束，水平奇地址模塊和水平偶地址模塊將發(fā)出一個結(jié)束的標(biāo)志信號，它將啟動sel1、sel2、sel3開始工作。最后再進(jìn)行列變換的過程，RAM2中存儲列變換的結(jié)果數(shù)據(jù)。此時即完成了圖像二維提升小波變換。

　　采用QuartusⅡ軟件對系統(tǒng)進(jìn)行了綜合、仿真，系統(tǒng)在FPGA芯片中(EP2C70F672C6)實(shí)現(xiàn)，結(jié)果顯示系統(tǒng)耗時為163.85μs。完全能夠保證圖像壓縮系統(tǒng)的實(shí)時性要求，它的值正是二維小波系數(shù)。

　　本文分析了提升算法的系數(shù)分布存在的特點(diǎn)，提出了5/3二維提升小波變換硬件實(shí)現(xiàn)的簡化方案，并在FPGA芯片中實(shí)現(xiàn)了對圖像的5/3二維提升小波變換。采用FPGA芯片實(shí)現(xiàn)計算量十分復(fù)雜的二維提升小波變換，可以大大提高圖像壓縮的運(yùn)算速度，保證系統(tǒng)的實(shí)時性要求。本方法在很多領(lǐng)域的圖像處理中有著廣闊的應(yīng)用前景。