新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 利用P89C669的23 b的線性地址并采用CPLD外部擴(kuò)展

利用P89C669的23 b的線性地址并采用CPLD外部擴(kuò)展

作者: 時(shí)間:2011-05-01 來(lái)源:網(wǎng)絡(luò) 收藏

在本設(shè)計(jì)中,共需要得到設(shè)備選擇信號(hào)如SRAM芯片M68AF127B的片選CS_RAM,2個(gè)FLASH ROM芯片SST29SF040的片選CS_ROM0,CS_ROM1,模擬多路選擇器SN74LV4052的使能信號(hào)線CS_4052,另外還有一些控制信號(hào)線,這里就不一一介紹。

實(shí)際上,P2口引入,就的23 b線而言,用來(lái)譯碼和少量的控制信號(hào)等主要是最高的幾位,在本設(shè)計(jì)中,由于SST29SF040用到線A0~A18,所以的地址譯碼處理只能是剩下的A19~A22,這將在下文的的譯碼單元可以看到。

A0~A7低地址74HC573進(jìn)行鎖存,A16~A18地址內(nèi)容74HC574進(jìn)行鎖存,如圖3所示。

M68AF127B,SST29SF040,74HCA052的功能連接圖如圖4所示,74HC4052用于UART口的,如圖5所示。

3 EPM7032S的邏輯設(shè)計(jì)

CPLD的設(shè)計(jì)原理圖的方法進(jìn)行設(shè)計(jì),簡(jiǎn)便快捷,如圖6所示,采用74374模塊鎖存P2口的輸入信號(hào),ALE反向后得到_ALE作為74374的鎖存時(shí)鐘線輸入。



評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉