新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > [組圖]FPGA器件的在線配置方法

[組圖]FPGA器件的在線配置方法

作者: 時(shí)間:2011-04-29 來源:網(wǎng)絡(luò) 收藏

引 言
??在當(dāng)今變化的市場(chǎng)環(huán)境中,產(chǎn)品是否便于現(xiàn)場(chǎng)升級(jí),是否便于靈活使用成為產(chǎn)品能否進(jìn)入市場(chǎng)的關(guān)鍵因素。在這種背景下,Altera公司的基于SRAM LUT結(jié)構(gòu)的得到了廣泛的應(yīng)用。雖然這些應(yīng)用廣泛,但由于其內(nèi)部采用SRAM工藝,它的數(shù)據(jù)存儲(chǔ)在SRAM中。由于SRAM的易失性,每次系統(tǒng)上電時(shí),必須重新數(shù)據(jù),即ICR(In-Circuit Reconfigurability),只有在數(shù)據(jù)正確的情況下系統(tǒng)才能正常工作。配置方式一般有兩類:一是通過下載電纜由計(jì)算機(jī)直接對(duì)其進(jìn)行配置,二是通過配置芯片對(duì)其進(jìn)行配置。通過PC機(jī)對(duì)進(jìn)行在系統(tǒng)重配置,雖然在調(diào)試時(shí)非常方便,但在應(yīng)用現(xiàn)場(chǎng)是很不現(xiàn)實(shí)的。上電后,自動(dòng)加載配置對(duì)應(yīng)用來說是必需的。Altera公司提供的配置芯片有一次可編程型和可擦除編程型兩種:一次可編程型芯片只能寫入一次,不適合開發(fā)階段反復(fù)調(diào)試、修改及產(chǎn)品的方便升級(jí);可擦除編程型價(jià)格昂貴,且容量有限,對(duì)容量較大的可編程邏輯,需要多片配置芯片組成菊花鏈形進(jìn)行配置,增加系統(tǒng)設(shè)計(jì)的難度。

   為了降低成本,目前在開發(fā)階段多用可擦除型配置芯片;最終產(chǎn)品用不可擦寫的配置芯片,但一次簡(jiǎn)單的代碼更換就需要更換一次器件,這在產(chǎn)品升級(jí)時(shí)很不實(shí)用。至今還沒有低成本的配置芯片出現(xiàn),而我們采用的這套配置方案充分考慮了在FPGA實(shí)際使用中,對(duì)設(shè)計(jì)的保密性和設(shè)計(jì)的可升級(jí)的要求,不但可以實(shí)現(xiàn)代替價(jià)格昂貴的不可擦寫和可擦寫配置芯片,而且可以實(shí)現(xiàn)多任務(wù)電路結(jié)構(gòu)重配置。該方案有PC機(jī)控制程序、單片機(jī)和外部串行存儲(chǔ)器組成,只要通過替換外部串行存儲(chǔ)器,就可實(shí)現(xiàn)對(duì)不同容量的多種配置芯片的代替。PC機(jī)是用來將配置數(shù)據(jù)寫入存儲(chǔ)器的,在寫好數(shù)據(jù)后該配置系統(tǒng)不再需要PC機(jī)的控制,在單片機(jī)的控制下實(shí)現(xiàn)ICR或多任務(wù)電路結(jié)構(gòu)重配置。多任務(wù)電路結(jié)構(gòu)重配置即將多個(gè)配置文件分區(qū)存儲(chǔ)到外部存儲(chǔ)器中,然后由單片機(jī)接收不同的命令,以選擇讀取不同存儲(chǔ)器區(qū)的數(shù)據(jù)下載到FPGA器件,實(shí)現(xiàn)配置成多種不同的工作模式。

1 FPGA器件的配置方式和配置文件

   Altera公司生產(chǎn)的具有ICR功能的FPGA器件有FLEX6000、FLEX10K、APEX和ACEX等系列。它們的配置方式可分為PS(被動(dòng)串行)、PPS(被動(dòng)并行同步)、PPA(被動(dòng)并行異步)、PSA(被動(dòng)串行異步)和JTAG(Joint Test Action Group)等五種方式。這五種方式都能適用于單片機(jī)配置。PS方式因電路簡(jiǎn)單,對(duì)配置時(shí)鐘的要求相對(duì)較低,而被廣泛應(yīng)用。我們的配置方案也采用PS配置方式來實(shí)現(xiàn)ICR功能,圖1是PS配置方式的時(shí)序圖。

本文引用地址:http://butianyuan.cn/article/150816.htm

被動(dòng)串行工作過程:當(dāng)nconfig產(chǎn)生下降沿脈沖時(shí)啟動(dòng)配置過程,在dclk上升沿,將數(shù)據(jù)移入目標(biāo)芯片。在配置過程中,系統(tǒng)需要實(shí)時(shí)監(jiān)測(cè),一旦出現(xiàn)錯(cuò)誤,nSTATUS將被拉低,系統(tǒng)識(shí)別到這個(gè)信號(hào)后,立即重新啟動(dòng)配置過程。配置數(shù)據(jù)全部正確地移入目標(biāo)芯片內(nèi)部后,CONF_DONE信號(hào)跳變?yōu)楦?,此后,DCLK必須提供幾個(gè)周期的時(shí)鐘(具體周期數(shù)與DCLK的頻率有關(guān)),確保目標(biāo)芯片被正確初始化,進(jìn)入用戶工作模式。

   Altera的MAX+PLUS II或Quartus II開發(fā)工具可以生成多種配置或編譯文件,用于不同配置的配置系統(tǒng),而對(duì)于不同系列的目標(biāo)器件配置數(shù)據(jù)的大小也不同,配置文件的大小一般有.rbf文件決定。.rbf文件即二進(jìn)制文件。該文件包括所有的配置數(shù)據(jù),一個(gè)字節(jié)的 .rbf文件有8位配置數(shù)據(jù),每一字節(jié)在配置時(shí)最低位最先被裝載。微處理器可以讀取這個(gè)二進(jìn)制文件,并把它裝載到目標(biāo)器件中。Altera提供的軟件工具不自動(dòng)生成 .rbf文件,須按照下面的步驟生成:① 在MAX+PLUS II編譯狀態(tài),選擇文件菜單的變換SRAM目標(biāo)文件命令; ② 在變換SRAM目標(biāo)文件對(duì)話框,指定要轉(zhuǎn)換的文件并且選擇輸出文件格式為 .rbf(Sequential),然后確定。

2 配置電路結(jié)構(gòu)和原理

2.1 串行通信的電路結(jié)構(gòu)和原理

   PC機(jī)與單片機(jī)的接口如圖2所示。AT89C2051單片機(jī)通過串行口直接接收PC機(jī)傳送來的串行數(shù)據(jù),然后把接收到的數(shù)據(jù)存入數(shù)據(jù)存儲(chǔ)器。由于PC機(jī)的串行口都是RS-232C標(biāo)準(zhǔn)的接口,所以,其輸入輸出在電平上和采用TTL電平的AT89C2051在接口時(shí)會(huì)產(chǎn)生電平不同的問題。為了解決這個(gè)問題,在PC機(jī)和單片機(jī)的串行通信電路中加入了MAX232芯片,以實(shí)現(xiàn)TTL電平和RS-232C接口電平之間的轉(zhuǎn)換。這樣PC機(jī)和AT89C2051單片機(jī)進(jìn)行串行通信時(shí)就可以順利進(jìn)行了。除了電路結(jié)構(gòu)之外,要實(shí)現(xiàn)PC機(jī)和AT89C2051之間的通信,還需要有合適的通信軟件。


上一頁 1 2 下一頁

關(guān)鍵詞: 配置 方法 在線 器件 FPGA 組圖

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉