CPLD設(shè)計(jì)的驅(qū)動(dòng)數(shù)碼顯示電路案例

顯示原理：
八段數(shù)碼顯示管如圖1.1 所示，八段數(shù)碼管每一段為一發(fā)光二極管，共有a～g 以及小數(shù)點(diǎn)dp 八個(gè)發(fā)光二極管。將八段數(shù)碼管中的每個(gè)二極管的陰極并聯(lián)在一起，組成公共陰極端。這樣把共陰極管腳接地，此時(shí)哪個(gè)管腳輸入高電平，對(duì)應(yīng)發(fā)光二極管就被點(diǎn)亮。

圖 1.1 八段數(shù)碼顯示管

CL5461AS 數(shù)碼管管腳圖如圖1.2 所示，它將四個(gè)數(shù)碼顯示管的a～g 及小數(shù)點(diǎn)dp 管腳并聯(lián)在一起，作為數(shù)碼管數(shù)據(jù)輸入端；分別引出各個(gè)數(shù)碼管的陰極A1～A4。

圖1.2 CL5461AS 數(shù)碼管管腳圖

只要在A1～A4 管腳上輪流加低電平其頻率大于40Hz，可實(shí)現(xiàn)四個(gè)數(shù)碼管同時(shí)被點(diǎn)亮的視覺(jué)效果。在點(diǎn)亮不同數(shù)碼管的同時(shí)輸入不同的數(shù)據(jù)，即可在數(shù)碼管上同時(shí)顯示四位不同的數(shù)字。例如：四個(gè)數(shù)碼管要顯示9876 數(shù)字。第一個(gè)數(shù)碼管A1 加低電平，其余A2、A3、 A4高電平，同時(shí)數(shù)碼管輸入和9 對(duì)應(yīng)的數(shù)據(jù)；然后第二個(gè)數(shù)碼管A2 加低電平，其余A1、A3 、A4 高電平，同時(shí)數(shù)碼管輸入和8 對(duì)應(yīng)的數(shù)據(jù)；然后第三個(gè)數(shù)碼管A3 加低電平，其余A1、A2 、A4 高電平，同時(shí)數(shù)碼管輸入和7 對(duì)應(yīng)的數(shù)據(jù)；然后第四個(gè)數(shù)碼管A4 加低電平，其余A1、A2 、A3 高電平，同時(shí)數(shù)碼管輸入和6 對(duì)應(yīng)的數(shù)據(jù)；周而復(fù)始重復(fù)上述過(guò)程，四個(gè)數(shù)碼管就顯示9876 數(shù)字。

驅(qū)動(dòng)八位數(shù)碼管顯示電路框圖
用CPLD 設(shè)計(jì)一個(gè)驅(qū)動(dòng)八位數(shù)碼管顯示電路。八位數(shù)碼管管腳圖如圖1.2 所示。
用兩個(gè)CL5461AS 數(shù)碼管接成一個(gè)八位數(shù)碼管顯示，將兩個(gè)CL5461AS 數(shù)碼管的a～g 及小數(shù)點(diǎn)dp 管腳并聯(lián)在一起，兩個(gè)CL5461AS 數(shù)碼管的陰極A1～A4 定義為Vss0、Vss1、Vss2、Vss3、Vss4、Vss5、Vss6、Vss7。
用CPLD 設(shè)計(jì)一個(gè)驅(qū)動(dòng)八位數(shù)碼管顯示電路的框圖如圖1.4 所示。

圖1.4 驅(qū)動(dòng)八位數(shù)碼管顯示電路框圖

時(shí)鐘脈沖計(jì)數(shù)器的輸出同時(shí)作為 3 線(xiàn)―8 線(xiàn)譯碼器、八選一數(shù)據(jù)選擇器地址碼的輸入。
時(shí)鐘脈沖計(jì)數(shù)器的輸出經(jīng)過(guò)3 線(xiàn)―8 線(xiàn)譯碼器譯碼其輸出信號(hào)接到八位數(shù)碼管的陰極Vss0、Vss1、Vss2、Vss3、Vss4、Vss5、Vss6、Vss7 端。要顯示的數(shù)據(jù)信息Ａ～Ｈ中哪一個(gè)，通過(guò)八選一數(shù)據(jù)選擇器的地址碼來(lái)選擇，選擇出的數(shù)據(jù)信息經(jīng)七段譯碼器譯碼接數(shù)碼管的a～g 管腳。這樣八個(gè)數(shù)碼管就可以輪流顯示八個(gè)數(shù)字，如果時(shí)鐘脈沖頻率合適，可實(shí)現(xiàn)八個(gè)數(shù)碼管同時(shí)被點(diǎn)亮的視覺(jué)效果。

模塊及模塊功能：
1.3.1 時(shí)鐘脈沖計(jì)數(shù)器模塊
時(shí)鐘脈沖計(jì)數(shù)器模塊CN8 如圖1.5 所示。CN8 模塊輸入信號(hào)是時(shí)鐘脈沖clk，其頻率大于40Hz，每遇到一個(gè)時(shí)鐘脈沖clk 上升沿，內(nèi)部累加器便加一，再把累加器所得結(jié)果以2進(jìn)制數(shù)的形式輸出。要顯示八位數(shù)字，所以用3 位2 進(jìn)制數(shù)作為輸出。輸出信號(hào)為cout[0..2]。

圖 1.5 時(shí)鐘脈沖計(jì)數(shù)器模塊CN8

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity cn8 is
port(clk:in std_logic;
cout:out std_logic_vector(2 downto 0));
end cn8;
architecture rtl of cn8 is
signal q: std_logic_vector(2 downto 0);
begin
process(clk)
begin
if (clk'event and clk='1' ) then
if (q=7) then
q=000;
else
q=q+1;
end if;
end if;
end process;
cout=q;
end rtl;

1.3.2 3-8線(xiàn)譯碼器模塊
3-8 線(xiàn)譯碼器模塊DECODER3_8 如圖1.6 所示。DECODER3_8 模塊的輸入端是A[2..0]接收時(shí)鐘脈沖計(jì)數(shù)器CN8 模塊的輸出信號(hào)，經(jīng)過(guò)譯碼后輸出信號(hào)Q[7..0]分別接八個(gè)數(shù)碼管的陰極Vss7、Vss6、Vss5、Vss4、Vss3、Vss2、Vss1、Vss0，使對(duì)應(yīng)的數(shù)碼管的陰極為低電平，對(duì)應(yīng)的數(shù)碼管被點(diǎn)亮。要顯示八位數(shù)字，需要八個(gè)輸出端，所以做成3-8 線(xiàn)譯碼器。

圖 1.6 3-8 線(xiàn)譯碼器模塊DECODER3_8

library ieee;
use ieee.std_logic_1164.all;
entity decoder3_8 is
port(a:in std_logic_vector(2 downto 0);
q:out std_logic_vector(7 downto 0));
end decoder3_8;
architecture rtl of decoder3_8 is
begin
process(a)
begin
case a is
when 000=>q=11111110;
when 001=>q=11111101;
when 010=>q=11111011;
when 011=>q=11110111;
when 100=>q=11101111;