基于0.13微米CMOS工藝下平臺(tái)式FPGA中可重構(gòu)RAM模塊的一種設(shè)計(jì)方法
加入技術(shù)交流群
存儲(chǔ)器模塊的存儲(chǔ)單元陣列采用的是256x64的結(jié)構(gòu)，即每列為256個(gè)存儲(chǔ)單元，每行為64個(gè)存儲(chǔ)單元。讀操作過(guò)程中，由于我們能夠?qū)崿F(xiàn)的最大位寬的存儲(chǔ)器結(jié)構(gòu)為512x32，所以在預(yù)充電電路與靈敏放大器之間我們加入了一個(gè)2選1的選擇器，這樣進(jìn)入靈敏放大器的位線有32對(duì)，32個(gè)靈敏放大器是必需的。 32位數(shù)據(jù)從靈敏放大器輸出后就進(jìn)入輸出列選擇器，如圖5(a)所示，我們用到了五個(gè)二選一的選擇器，各由一位地址選擇，同時(shí)其工作狀態(tài)由配置信息控制，各選擇器的輸出按照配置信息或者提供相應(yīng)結(jié)構(gòu)的數(shù)據(jù)或者被置為高阻態(tài)。被選出的數(shù)據(jù)經(jīng)過(guò)輸出總線選擇開關(guān)矩陣，最后到達(dá)數(shù)據(jù)總線。在寫操作過(guò)程中，數(shù)據(jù)總線上的輸入數(shù)據(jù)首先進(jìn)入輸入總線選擇開關(guān)矩陣（與輸出總線選擇開關(guān)矩陣相似），然后進(jìn)入輸入列選擇器（與輸出列選擇器相似,圖5(b)所示），輸入列選擇器的輸出經(jīng)過(guò)緩沖器后(圖3.a中DW, DWN)被直接寫入選中的存儲(chǔ)單元。本文引用地址：http://butianyuan.cn/article/152168.htm
圖 3. 位線結(jié) (a) 讀列選擇器 (b) 寫列選擇器 圖4 .讀/寫列選擇器
2.4 存儲(chǔ)器模塊的體系結(jié)構(gòu)
圖5給出了存儲(chǔ)器模塊的總體結(jié)構(gòu)[3]。每個(gè)存儲(chǔ)器模塊的存儲(chǔ)單元陣列被分為兩部分，分別為256x32，即每列256個(gè)存儲(chǔ)單元，每行32個(gè)存儲(chǔ)單元[6],[7]。A,B兩端口分別擁有獨(dú)自的行譯碼器，預(yù)充電電路，靈敏放大器，輸入/輸出列選擇器，輸入/輸出總線選擇開關(guān)矩陣，時(shí)鐘產(chǎn)生器以及輸入輸出緩沖電路。預(yù)充電電路用于在讀操作前將耦合位線預(yù)充至某一相同電壓值。行譯碼器采用兩級(jí)譯碼，從而提高讀寫操作速度。時(shí)鐘產(chǎn)生器用來(lái)產(chǎn)生內(nèi)部時(shí)鐘以控制譯碼器，靈敏放大器，多路選擇器，預(yù)充電電路以及輸入輸出寄存器[3]。
3. 讀寫操作仿真結(jié)果
關(guān)鍵路徑我們選擇位于位線結(jié)構(gòu)頂端的存儲(chǔ)單元，對(duì)該存儲(chǔ)單元的讀寫操作反映了最壞情況下的延時(shí)[4]。由于存儲(chǔ)器模塊可以配置為不同的結(jié)構(gòu)，所以各種結(jié)構(gòu)的關(guān)鍵路徑長(zhǎng)度并不相等，顯然512x32這種結(jié)構(gòu)中數(shù)據(jù)經(jīng)過(guò)最少的選擇器，所以關(guān)鍵路徑最短，而16kx1結(jié)構(gòu)的關(guān)鍵路徑最長(zhǎng)，因?yàn)閿?shù)據(jù)要經(jīng)過(guò)最多的選擇器。我們對(duì)這兩種關(guān)鍵路徑做了重點(diǎn)仿真，這也足以反應(yīng)存儲(chǔ)器模塊的性能。
我們用Synoposys的工具Nanosim針對(duì)各種讀寫操作基于0.13微米CMOS工藝做了詳細(xì)的仿真。圖7給出了512x32 和16Kx1這兩種工作模式下的關(guān)鍵路徑上的讀取時(shí)間。時(shí)鐘上升沿到數(shù)據(jù)讀出有效之間的延時(shí)分別是1.4ns和2.5ns，讀取時(shí)間不同的原因在于對(duì)于不同的工作模式數(shù)據(jù)經(jīng)過(guò)的關(guān)鍵路徑的長(zhǎng)短不同，512x32模式下經(jīng)過(guò)的關(guān)鍵路徑最短，而16Kx1模式下關(guān)鍵路徑最長(zhǎng)，所以這兩種模式之間的各種模式下的讀取時(shí)間在1.4ns和2.5ns之間。
圖 6. 存儲(chǔ)器模塊體系結(jié)構(gòu) 圖 7.存儲(chǔ)器讀取操作的仿真結(jié)果
4. 結(jié)論
本文介紹了基于0.13微米CMOS工藝下平臺(tái)式FPGA中可重構(gòu)RAM模塊的一種設(shè)計(jì)方法。該RAM模塊是一個(gè)16Kb的高速低功耗可重構(gòu)模塊，通過(guò)不同的配置信息，可以實(shí)現(xiàn)多種功能。重點(diǎn)介紹了一種用于可重構(gòu)靜態(tài)存儲(chǔ)器的全新的存儲(chǔ)器單元電路結(jié)構(gòu)以及實(shí)現(xiàn)該靜態(tài)存儲(chǔ)器各種重構(gòu)功能的電路結(jié)構(gòu)。仿真結(jié)果表明我們設(shè)計(jì)的該存儲(chǔ)器模塊能夠很好的實(shí)現(xiàn)各種重構(gòu)功能，而且速度高，功耗較低。
本文作者創(chuàng)新觀點(diǎn)：本文所設(shè)計(jì)的存儲(chǔ)器采用了一種新穎的三端口存儲(chǔ)單元，同時(shí)在外圍電路采用了可配置的列選擇器，從而可以通過(guò)不同的配置信息把存儲(chǔ)器配置到多種工作模式，該存儲(chǔ)器具備了良好的可重構(gòu)性能。
評(píng)論