L波段直接數(shù)字式快跳頻率合成器設(shè)計(jì)
3 L波段快跳頻率合成器的實(shí)現(xiàn)方法
L波段快跳頻率合成器的原理方框如圖5所示。主要由晶體振蕩器、控制電路、DDS芯片、倍頻器,帶通濾波器、功率放大器等電路組成。本文引用地址:http://butianyuan.cn/article/154532.htm
高穩(wěn)定度晶體振蕩器確保了頻率合成頻譜的高分辨率以及所需要的跳頻速度。設(shè)計(jì)中我們選用了溫度補(bǔ)償晶體振蕩器作為DDS的參考頻率源,它具有體積小、功耗低、高頻率穩(wěn)定度和高頻譜純度等特性。
DDS芯片是產(chǎn)生跳頻的關(guān)鍵器件,選用了AD公司的AD9912。該器件以其集成度高,功能齊全,性能桌越,設(shè)計(jì)方便等優(yōu)點(diǎn)而倍受人們的青睞AD9912內(nèi)部結(jié)構(gòu)方框圖如圖6所示。
AD9912電路具有如下特點(diǎn):
(1)可提供最大1GSPS內(nèi)部時(shí)鐘速率;
(2)14位內(nèi)部集成D/A轉(zhuǎn)換器;
(3)48位頻率調(diào)節(jié)字;
(4)靈活的系統(tǒng)時(shí)鐘輸入,可接受晶振時(shí)鐘或外部參考時(shí)鐘。
由于AD9912器件輸出功率較低,在送入下級(jí)倍頻之前須經(jīng)過(guò)放大濾波,得到所需的功率電平和頻譜純度的頻率。
倍頻部分選用Mini公司的四倍頻器,它可將DDS輸出的頻率倍至我們所需要的L波段,由于它的差損為24~30dB,我們還要使用一級(jí)放大濾波,最終得到我們所需的功率電平和頻譜純度的頻率放大和濾波電路采用現(xiàn)成集成電路,這樣可以減少的調(diào)試難度,方便大規(guī)模生產(chǎn),中間加入π型衰減器,用以調(diào)整輸入輸出信號(hào),使它們工作在正常范圍。
在完成功能的情況下,電路設(shè)計(jì)中盡量減少不必要的雜散干擾信號(hào),我們還需要考慮以下幾方面問(wèn)題:
(1)數(shù)字電路的抗干擾
數(shù)字電路具有系統(tǒng)時(shí)鐘、高速總線等大功率數(shù)字信號(hào),所以它是一個(gè)較大的干擾源。對(duì)本身雜散就較大的DDS系統(tǒng)來(lái)說(shuō),解決數(shù)字電路部分的干擾是非常重要的。相關(guān)的元件盡量放得靠近些使各部件間的引線盡量短。在布局上根據(jù)模擬信號(hào)部分,數(shù)字電路部分,噪聲源要分開布局的原則,合理分區(qū)布置模擬信號(hào)通路,并口輸出控制信號(hào)以及噪聲源器件,減小相互之間的信號(hào)耦合。
對(duì)于頻率源電路,首先元件的性能要穩(wěn)定,量值要準(zhǔn)確,采用優(yōu)質(zhì)元件。布線時(shí),電路盡量靠近地,連線要短而粗。如果可能,可以用地線包圍振蕩電路,晶振電路遠(yuǎn)離DDS的輸出端,兩者垂直布線,避免靠近大電流信號(hào)線,并且遠(yuǎn)離發(fā)熱元件。對(duì)于總線的布線,數(shù)據(jù)線、地址線、控制線盡量縮短,以減小對(duì)地分布電容;而且其長(zhǎng)短和走線方式盡量一致,以免造成各線阻抗差異過(guò)大。如果是雙面走線,一定要使兩面的線盡量垂直,以防總線間的電磁串?dāng)_。同時(shí),對(duì)于控制線需要在其上添加對(duì)地濾波電容,以及防止線上信號(hào)毛刺造成誤判。
(2)接地
在高頻電路的設(shè)計(jì)中,應(yīng)該采用多點(diǎn)接地的方法。電子設(shè)備中接地點(diǎn)都直接接到距它最近的接地面上,以使接地的引線最短。這樣使得接地線上可能出現(xiàn)的高頻駐波現(xiàn)象顯著減少。各器件就近接地,就避免了在地線上形成干擾。在整塊板上采用多點(diǎn),大面積就近接地,以縮短電流回路,同時(shí)走線中盡量加粗了接地線,以防止接地電位隨電流的變化而變化,致使電平不穩(wěn),抗噪
聲性能下降。
在數(shù)?;旌系碾娐分?,由于數(shù)字部分干擾很多,所以模擬部分易受影響,數(shù)字地和模擬地分割開,才能實(shí)現(xiàn)數(shù)字地和模擬地之間的隔離。
在敏感模擬信號(hào)線兩邊加上保護(hù)地,隔離噪聲和干擾。
減少輸入輸出間的串?dāng)_、如在DDS、濾波器等器件的輸入輸出信號(hào)間采用了輸入輸出垂直走線,用地線隔離屏蔽等措施。
評(píng)論