基于FPGA的移動(dòng)通信中卷積碼編碼器設(shè)計(jì) 作者： 時(shí)間：2012-06-18 來源：網(wǎng)絡(luò) 加入技術(shù)交流群 掃碼加入和技術(shù)大咖面對(duì)面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 2．2 卷積編碼的實(shí)現(xiàn)代碼 定義輸入、輸出端口：卷積碼的實(shí)現(xiàn)電路可由一個(gè)8級(jí)移位寄存器和2個(gè)8級(jí)異或門“XOR8”組成。本文引用地址：http://butianyuan.cn/article/154639.htm 上一頁 1 2 3 4 下一頁
加入技術(shù)交流群
評(píng)論