基于PowerPC的多網(wǎng)口系統(tǒng)抗干擾設計

基于PowerPC 的嵌入式系統(tǒng)在網(wǎng)絡通信應用方面具有不可替代的優(yōu)勢， 論文基于Freescale 公司的MPC8360E PowerQUICCII Pro 處理器設計多網(wǎng)口嵌入式終端系統(tǒng)，實現(xiàn)系統(tǒng)啟動、網(wǎng)絡數(shù)據(jù)交換和存儲等功能。系統(tǒng)由MPC8360E 基本系統(tǒng)、電源模塊、存儲模塊和網(wǎng)絡接口模塊及UART 接口、編程接口等模塊組成。論文針對PowerPC 控制器及網(wǎng)絡接口芯片的抗干擾要求，討論了電源電路的抗干擾設計、重要信號線的阻抗匹配、未使用信號的合理處理及PCB 的抗干擾處理等關鍵問題。經(jīng)測試該系統(tǒng)能夠可靠地工作，完成網(wǎng)絡通信功能。

1 引言

PowerPC 處理器性能好，穩(wěn)定性強，集成度高。最新的PowerPC處理器集成了具有通信處理功能的通信引擎（QUICC Engine）技術，在網(wǎng)絡通信領域得到了廣泛應用。

為滿足多個網(wǎng)絡產(chǎn)品數(shù)據(jù)匯接的特殊需要， 本文設計一套多網(wǎng)口嵌入式終端系統(tǒng)， 具有多個網(wǎng)絡端口間數(shù)據(jù)交換和存儲的功能。

系統(tǒng)基于Freescale 的PowerPC 處理器MPC8360E 設計，包括MPC8360E 基本系統(tǒng)、電源模塊、存儲模塊和網(wǎng)絡接口模塊及UART 接口、編程接口。

MPC8360E 處理器首次采用QUICC Engine 技術，具有8 個通用的通信處理器（Unified Communication Controller,UCC），支持廣泛的通信接口，為網(wǎng)絡、通信的開發(fā)提供了一個高性價比、高集成控制的處理器解決方案。

論文討論了基于MPC8360E 的多網(wǎng)口嵌入式終端系統(tǒng)設計方案及系統(tǒng)框圖，重點討論了系統(tǒng)設計中的抗干擾措施，給出了電源抗干擾電路、PowerPC 及網(wǎng)絡芯片特殊信號處理等關鍵的抗干擾電路設計， 并介紹了分層與布局、BGA 走線、等長走線、蛇形走線、差分走線等抗干擾印制電路板（PCB）設計方法。

2 基于MPC8360E 的多網(wǎng)口嵌入式終端系統(tǒng)框圖

基于MPC8360E 的多網(wǎng)口嵌入式系統(tǒng)具有五個百兆網(wǎng)絡接口，能夠?qū)崿F(xiàn)系統(tǒng)啟動、網(wǎng)絡設備管理及多網(wǎng)絡端口的數(shù)據(jù)傳輸控制。如圖1 所示，主要包括MPC8360E 基本系統(tǒng)、電源模塊、存儲模塊和網(wǎng)絡接口模塊及UART 接口、編程接口幾部分。在MPC8360E 的主控下，幾部分協(xié)調(diào)工作，實現(xiàn)網(wǎng)絡數(shù)據(jù)的交換和存儲等功能。

MPC8360E 基本系統(tǒng)提供MPC8360E 正常復位及啟動需要的基本信號。MPC8360E 基于增強的e300c1 內(nèi)核，提供了豐富的系統(tǒng)接口， 如支持general -purpose chip -select machine（GPCM），synchronous DRAM （SDRAM） machine,user -programmablemachines （UPM） 三種接口的Local Bus Controller（LBC）。此外它還使用了QUICC Engine 技術，配備了兩個速率可以高達500MHz 的RISC 核心，提供了集成的多協(xié)議處理和互通技術，使得MPC8360E 的通信處理功能更加強大。

電源模塊負責給整個系統(tǒng)供電， 提供PowerPC 芯片及外圍電路需要的3.3V 和1.2V 兩種電壓。

存儲模塊用來存儲系統(tǒng)啟動代碼、Linux 內(nèi)核鏡像和網(wǎng)絡通信中的數(shù)據(jù)等， 其包括兩片64M SDRAM, 一片16M NORFLASH 和一片512M NAND FLASH.其中，SDRAM 提供程序的運行空間；NOR FLASH 用來存儲U-Boot、Linux 內(nèi)核、文件系統(tǒng)等；NAND FLASH 主要用來存儲網(wǎng)絡通信中的數(shù)據(jù)。

系統(tǒng)中通過芯片DP83848IVV,DP83849IVS 與MPC8360E的UCC、網(wǎng)絡隔離器的連接提供了五個RJ45 接口，以滿足嵌入式終端系統(tǒng)多個網(wǎng)口的需求。DP83848IVV 和DP83849IVS 分別是單端口和雙端口以太網(wǎng)物理層收發(fā)器，支持100Mbps 全雙工工作方式，適用于高速網(wǎng)絡互聯(lián)設備。

JTAG 和UART 接口系統(tǒng)用于調(diào)試系統(tǒng)，打印系統(tǒng)調(diào)試信息或者其他有用信息。

3 抗干擾電路設計

高頻嵌入式系統(tǒng)電路的抗干擾處理措施是影響系統(tǒng)能否正常工作的關鍵， 電源電路的抗干擾處理、重要信號的阻抗匹配、未使用信號的合理處理，都是確保系統(tǒng)正常工作的關鍵。本系統(tǒng)設計中，著重研究了電源電路的抗干擾處理、重要信號的阻抗匹配、未使用信號管腳的處理等抗干擾電路設計的關鍵問題。

3.1 電源電路抗干擾處理

提高電源的抗干擾性是保證系統(tǒng)可靠性的關鍵問題之一。

系統(tǒng)除了要對輸入電源進行穩(wěn)壓外還要采取以下措施： ⑴在每個集成電路的電源與地之間加上高頻濾波電容和幾十微法到幾百微法的大電容器。這些電容既可以旁路掉該電路的高頻噪聲，又可以濾除紋波，避免電流突變引起電壓的波動，從而給電路提供穩(wěn)定的最佳電壓。⑵根據(jù)芯片的要求對不同的電源進行特殊相應的處理。

系統(tǒng)所需要的3.3V 和1.2V 電源上都并接了0.1μF、0.01μF 的高頻濾波電容器和220μF 的大電容，它們可以有效地抑制在電源線上傳導的高頻干擾， 克服干擾信號對系統(tǒng)工作的影響，還可以儲存能量，給元器件提供穩(wěn)定的最佳電壓。隨著應用場合和芯片的不同，電源電路的要求也會有所區(qū)別，實際應用中要注意根據(jù)具體要求采取相應的設計方案。如MPC8360E 中各個PowerQuicc II Pro PLL 電路不能直接由電源引腳VDD 供電，而是要獨立供電。每個PowerQuicc II Pro PLL 都要由它所對應的獨立于VDD 的電源引腳AVDDn（n=1,2,3,4,5,6）供電，并且每個AVDDn（n=1,2,3,4,5,6）引腳還要有獨立的低通濾波電路。通過這些濾波電路濾除頻率在500kHz-10MHz 的噪聲， 降低PLL彼此間的噪聲干擾。

3.2 重要信號線的阻抗匹配

高速系統(tǒng)設計中信號傳輸線上阻抗匹配是有效地減小信號反射，提高信號質(zhì)量的重要措施。一般情況下，對芯片的控制信號、時鐘信號等關鍵信號，采取在盡量靠近這些信號源端的位置上串行接入一個電阻的措施，以減少二次反射，增強信號的完整性。

圖2 串聯(lián)端接阻抗匹配電路

本系統(tǒng)中，MPC8360E 的時鐘信號線對系統(tǒng)工作具有重要影響，以圖2 為例，在傳輸線上靠近時鐘信號源端MPC8360E 位置處串聯(lián)了22Ω 的小電阻，實現(xiàn)了串聯(lián)端接阻抗匹配，減小了過沖和振鈴，降低了高頻成分，增強了電磁兼容性，同時也有利于延長器件的使用壽命。此外，電路中對MPC8360E 的讀寫控制信號線及某些芯片的地址線等信號線也采取了阻抗匹配處理。