基于SRAM工藝FPGA的加密方法介紹
加入技術(shù)交流群
系統(tǒng)加電時，單片機(jī)將ASET置為低電平，經(jīng)過一個非門，變成高電平使移位寄存器處于置位狀態(tài)。在配置完成后，單片機(jī)將ASET信號置為高電平，經(jīng)非門使移位寄存器正常工作。利用移位寄存器電路產(chǎn)生偽隨機(jī)碼的電路非常簡單，反饋邏輯也便于修改。
5 單片機(jī)驗(yàn)證偽碼的程序
在位尋址區(qū)（20H～2FH）定義了字節(jié)變量WORD1、WORD2、WORD3、WORD4、WORD5，用來存儲移位寄存器的40個狀態(tài)。其中Q0對應(yīng)WORD1.0，Q1對應(yīng)WORD1.1……Q39對應(yīng)WORD5.7。同時，在位尋址區(qū)定義了WORD6、WORD7、WORD8、WORD9，用來進(jìn)行后面的反饋邏輯計(jì)算。單片機(jī)一上電，首先將ASET腳清零，同時，也將PNMA腳清零，將初值55H作為移位寄存器的初始狀態(tài)，接著完成FPGA的上電配置工作。配置完成后，單片機(jī)檢測來自FPGA的外部中斷CONFDONE。如果配置完成，CONFDONE為高電；否則，為低電平。在檢測到CONFDONE為高電平，即配置完成后，單片機(jī)將ASET腳置為1，使能FPGA內(nèi)的偽碼發(fā)生電路工作，單片機(jī)產(chǎn)生偽隨機(jī)碼的流程。配置完成后，首先將Q0輸出到PNMA引腳，接著計(jì)算反饋邏輯輸入，將參與反饋運(yùn)算的幾個狀態(tài)運(yùn)算結(jié)果存在中間變量MID_VARY中。然后，對各個狀態(tài)進(jìn)行右移，為了提高運(yùn)算效率，使用了帶進(jìn)位C的字節(jié)循環(huán)右移指令。移位完成后，將MID_VARY存入Q39，再將新的Q0輸出到PNMA引腳，程序循環(huán)執(zhí)行產(chǎn)生偽隨機(jī)碼。
單片機(jī)核心源程序如下：
CLR ASET；單片機(jī)上電后將ASET位清0
CLR PNMA
MOV WORD1，#55h
MOV WORD2，#0
MOV WORD3，#0
MOV WORD4，#0
MOV WORD5，#0；將55H作為移位寄存器的初值PEIZHI：
……；進(jìn)行FPGA的配置工作
JB CONFDONE，PNPRODUCE；根據(jù)CONFDONE判斷配置是否完成
LJMP PEIZHI；否則繼續(xù)配置
PNPRODUCE：SETB ASET；配置完成后，將ASET腳置1
XMQLOOP：MOV C，Q0
MOV PNMA，C；將Q0輸出到PNMA引腳，作為PN碼
MOV C，Q0
MOV WORD6.0，C；用WORD6單元的0位來存Q0的狀態(tài)
MOV C，Q2
MOV WORD7.0，C；用WORD7單元的0位來存Q2的狀態(tài)
; MOV C，Q21
MOV WORD8.0，C；用WORD8單元的0位來存Q21的狀態(tài)
MOV C，Q23
MOV WORD9.0，C；用WORD9單元的0位來存Q23的狀態(tài)
MOV ACC，WORD6
XRL A，WORD7
XRL A，WORD8
XRL A，WORD9；通過異或指令，計(jì)算反饋邏輯
MOV C，ACC.0；反饋邏輯為Qin=Q0；
XOR Q2 XOR Q21 XOR Q23
MOV MID_VARY，C；將運(yùn)算后的狀態(tài)存到MID_VARY中右移運(yùn)算
MOV ACC，WORD1
RRC A；移位Q7～Q0
MOV WORD1，A；移位后，保存到WORD1單元中
MOV ACC，WORD2
RRC A；移位Q15～Q8
MOV WORD2，A；移位后，保存到WORD2單元中
MOV Q7，C；將Q8的值賦到Q7
MOV ACC，WORD3
RRC A；移位Q23～Q16
MOV WORD3，A；移位后，保存到WORD3單元中
MOV Q15，C；將Q16的值賦到Q15
MOV ACC，WORD4
RRC A；移位Q31～Q24
MOV WORD4，A；移位后，保存到WORD4單元中
MOV Q23，C；將Q24的值賦到Q23
MOV ACC，WORD5
RRC A；移位Q39～Q32
MOV WORD5，A；移位后，保存到WORD5單元中
MOV Q31，C；將Q32的值賦到Q31
MOV C，MID_VARY；將前面反
饋計(jì)算的值賦給Q39
MOV Q39，C
LJMP XMALOOP??；繼續(xù)產(chǎn)生下一代PN碼元
6 其它加密方法介紹及比較
對SRAM工藝的FPGA進(jìn)行加密，除了可以利用單片機(jī)實(shí)現(xiàn)外，還可以用E2PROM工藝的CPLD實(shí)現(xiàn)。與用單片機(jī)實(shí)現(xiàn)相比，利用CPLD的優(yōu)點(diǎn)在于可實(shí)現(xiàn)高速偽碼，但要在硬件電路中增加一塊CPLD芯片，使整個硬件電路復(fù)雜化，增加了成本。本文提供的加密方法考慮到配置完成后單片機(jī)處于空閑狀態(tài)，此時利用單片機(jī)進(jìn)行加密，不需要增加任何電路成本，使得整個系統(tǒng)硬件結(jié)構(gòu)十分簡潔。本文提出采用長偽隨機(jī)碼來實(shí)現(xiàn)加密。如果采用其它的算法產(chǎn)生驗(yàn)證信息，并增加單片機(jī)與FPGA工作時信息實(shí)時交互，使得獲取驗(yàn)證信息的難度足夠大，也可以達(dá)到類似的加密效果。 本文引用地址：http://butianyuan.cn/article/155043.htm
評論