基于AD9854的雷達(dá)信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
2．2．1 單頻模式
系統(tǒng)上電或硬件復(fù)位時(shí)，AD9854自動(dòng)進(jìn)入該默認(rèn)模式，此時(shí)芯片輸出的信號(hào)是直流信號(hào)。當(dāng)對(duì)頻率控制字進(jìn)行設(shè)定后，即可輸出單頻信號(hào)。
2．2．2 調(diào)頻模式
此處的調(diào)頻模式即為常見(jiàn)的脈沖調(diào)頻模式。AD9854同時(shí)支持線(xiàn)性和非線(xiàn)性這兩種調(diào)頻模式。該雷達(dá)信號(hào)源要求既能產(chǎn)生線(xiàn)性調(diào)頻信號(hào)，也能產(chǎn)生非線(xiàn)性調(diào)頻信號(hào)，所以AD9854完全能滿(mǎn)足要求。脈沖調(diào)頻信號(hào)的時(shí)寬主要是由update clock來(lái)決定。當(dāng)?shù)谝粋€(gè)update clock信號(hào)到來(lái)時(shí)，AD9854把I／O緩存中的FTW，DFW，RRC以及其他的控制字都送到可編程寄存器中，AD9854開(kāi)始工作。當(dāng)脈沖調(diào)頻信號(hào)結(jié)束時(shí)，通過(guò)FPGA再發(fā)送一個(gè)update clock信號(hào)，然后就把I／O緩存中的清零數(shù)據(jù)送入了可編程寄存器中。
3 系統(tǒng)硬件實(shí)現(xiàn)
3．1 電源和時(shí)鐘設(shè)計(jì)
在該系統(tǒng)中，采用線(xiàn)性電源LT1764進(jìn)行電平轉(zhuǎn)換，把5 V轉(zhuǎn)成3．3 V和1．5 V，為FPGA和AD9854等芯片提供電源。濾波電容分為旁路電容和去耦電容。旁路電容把前級(jí)攜帶的高頻雜波濾去，還可以有效地旁路地和電源上的地彈噪聲。旁路電容一般容值都比較小，根據(jù)諧振頻率一般是0．1μF和0．01μF。去耦電容也稱(chēng)退耦電容，是把輸出信號(hào)的干擾作為濾除的對(duì)象。去耦電容一般比較大，取值為47μF和10μF。如圖2所示。本文引用地址：http://www.butianyuan.cn/article/161133.htm
時(shí)鐘電路與FPGA的電源面要隔離開(kāi)(可以在同一個(gè)層)，只通過(guò)鐵氧體磁珠(ferritebead)相連。鐵氧體磁珠在低頻時(shí)阻抗很低，而在高頻時(shí)阻抗很高，可以抑制高頻干擾，這樣外面的高頻干擾不會(huì)影響時(shí)鐘芯片，而時(shí)鐘芯片內(nèi)部產(chǎn)生的振蕩信號(hào)也不會(huì)影響到外面的電路。時(shí)鐘部分的地和整個(gè)PCB的地是一個(gè)統(tǒng)一的整體，不要分割。
在時(shí)鐘芯片的電源引腳處放一個(gè)容值為10μF的鉭電容，不僅可以防止由于電壓波動(dòng)引起的電流涌動(dòng)，還可以抑制低頻干擾；同時(shí)大電容的后面并聯(lián)一個(gè)0．1μF的小電容，且所放的位置要盡可能地靠近電源引腳，這樣可以減小外來(lái)的電源噪聲。在靠近時(shí)鐘輸出的引腳要串接一個(gè)50 Ω的電阻以減小輸出電流，提高時(shí)鐘波形的質(zhì)量。時(shí)鐘線(xiàn)盡量少使用過(guò)孔，因?yàn)檫^(guò)孔使阻抗發(fā)生變化，影響信號(hào)的質(zhì)量，進(jìn)而產(chǎn)生EMI輻射和抖動(dòng)問(wèn)題。
3．2 存儲(chǔ)模塊設(shè)計(jì)
在該系統(tǒng)中，采用FLASH和SRAM作為存儲(chǔ)器。FLASH主要用于存儲(chǔ)波形文件，掉電時(shí)，數(shù)據(jù)也不會(huì)丟失。而SRAM是做高速數(shù)據(jù)緩存的，掉電后數(shù)據(jù)會(huì)丟失。首先FPGA從FLASH中讀取波形文件，然后再存儲(chǔ)到SRAM中，需要這些波形數(shù)據(jù)時(shí)候，再?gòu)腟RAM中去讀取。這樣的設(shè)計(jì)是因?yàn)镕LASH的讀／寫(xiě)速度比較慢，而SRAM的讀／寫(xiě)速度比較快。但是FLASH中的數(shù)據(jù)掉電不會(huì)丟失，而SRAM中的數(shù)據(jù)掉電要丟失。
3．3 放大及濾波電路設(shè)計(jì)
為了提高DDS信號(hào)產(chǎn)生系統(tǒng)的帶負(fù)載能力，同時(shí)實(shí)現(xiàn)AD9854芯片內(nèi)嵌數(shù)／模轉(zhuǎn)換器輸出的電流轉(zhuǎn)換，需要在其后加入運(yùn)算放大器(見(jiàn)圖3)。該運(yùn)算放大器性能的好壞將決定信號(hào)的輸出質(zhì)量及系統(tǒng)帶負(fù)載的能力。由于方案中信號(hào)輸出的最高頻率為120 MHz，所以應(yīng)保證放大器在較高頻率范圍內(nèi)具有很好的線(xiàn)性度，防止放大器自激。根據(jù)頻率源的設(shè)計(jì)要求，該方案中的放大器模塊應(yīng)滿(mǎn)足以下要求：放大器的增益可調(diào)、放大器的帶寬應(yīng)大于120 MHz、輸出帶載能力強(qiáng)、信號(hào)輸出質(zhì)量較好。綜合以上要求，選擇ADI公司的寬帶運(yùn)算放大器AD8014作為放大器模塊的核心器件。AD8014的主要性能特點(diǎn)有：低功耗；穩(wěn)定增益G=1；高速，Slew Rate 4 000 V／μs，24 ns的建立時(shí)間；
在該方案中，放大電路采用串連電壓負(fù)反饋-反相比例放大電路。
采用串聯(lián)電壓負(fù)反饋將使放大器的輸入阻抗增大，輸出阻抗減小，提高電路輸出信號(hào)的帶負(fù)載的能力。在電路中，反饋電阻R16采用可調(diào)電阻，使電路的增益可調(diào)；同時(shí)在放大器的正、負(fù)電源輸入端加電容去藕濾波電路，以減小電源紋波對(duì)放大器的影響。
根據(jù)AD8014的要求，在進(jìn)行PCB布線(xiàn)時(shí)，需在其周?chē)伾狭说鼐W(wǎng)；但是，為了降低寄生電容對(duì)電路輸入的影響，其輸入腳附近沒(méi)有鋪地。在進(jìn)行器件布局時(shí)，反饋電阻R16應(yīng)盡量靠近AD8014的反向輸入端。
為使中頻模擬器有較好的通用性，而雷達(dá)中頻變化范圍較寬，考慮到在濾除諧波分量的同時(shí)要盡可能減少相位的不連續(xù)性，因此設(shè)計(jì)了一個(gè)帶寬為40MHz的9階無(wú)源低通濾波器。
評(píng)論