米波段DBF體制雷達(dá)數(shù)字接收機(jī)的實(shí)現(xiàn)

現(xiàn)代的數(shù)字接收系統(tǒng)還會(huì)要求具有一定的預(yù)處理功能，以減輕后續(xù)數(shù)據(jù)傳輸和處理的壓力。TDRB0采用DSP作為數(shù)據(jù)處理單元，DSP+FPGA作為數(shù)據(jù)傳輸單元，具有較強(qiáng)的運(yùn)算能力和IO互連能力?？紤]到雷達(dá)系統(tǒng)通常需要較大的動(dòng)態(tài)范圍和較高的運(yùn)算精度，目前大部分雷達(dá)系統(tǒng)數(shù)字信號(hào)處理模塊都選用浮點(diǎn)型DSP器件，以及ADI公司TigerSHARC系列DSP所具有的超強(qiáng)浮點(diǎn)運(yùn)算能力和IO互連能力，我們選擇TS101作為T(mén)DRB0的處理、存儲(chǔ)和數(shù)據(jù)傳輸?shù)闹袠小?br /> TDRB0的對(duì)外接口很多，分布于前面板和J1~J5。TDRB0數(shù)據(jù)后續(xù)傳輸?shù)耐酚腥龡l：①PCI總線。TDRB0基于CPCI總線，利用半定制芯片QL5064實(shí)現(xiàn)了66Mhz、64bit PCI接口。②TS101自己的四路LINK口，通過(guò)J4和二次底板與其他板卡的TS LINK口通訊，其傳輸速率可達(dá)到150MB/s；③FPGA連接在J4和J5上共81 bit IO管腳，可自定義用，也可用于最大傳輸速率320MB/S的FPDP總線。
2.2 數(shù)字接收機(jī)平臺(tái)的搭建
在米波段DBF體制雷達(dá)中，由多塊TDRB0組成的數(shù)字接收機(jī)，與由多塊信號(hào)處理板卡組成的信號(hào)處理機(jī)共用一個(gè)21槽位的標(biāo)準(zhǔn)6U CPCI機(jī)箱。如果采用TDRB0的PCI通道給信號(hào)處理機(jī)傳送數(shù)據(jù)，可以不用再設(shè)計(jì)定制的二次底板，但是在本系統(tǒng)中，要求的傳輸數(shù)據(jù)率較高，共享型的PCI總線難以承擔(dān)如此負(fù)荷。采用DSP的LINK通過(guò)二次底板傳數(shù)，構(gòu)成一套專用LINK總線，能夠保證傳輸帶寬，并且實(shí)現(xiàn)起來(lái)也較為靈活方便。同時(shí)，通過(guò)二次底板， TDRB0接收定時(shí)板送過(guò)來(lái)的定時(shí)信號(hào)和雷達(dá)命令字（如圖3所示）。

為了能夠離線分析雷達(dá)實(shí)際的回波數(shù)據(jù)，數(shù)字接收機(jī)中還包括一個(gè)SCSI磁盤(pán)陣列，能夠?qū)崟r(shí)的把各通道數(shù)字接收后信號(hào)存儲(chǔ)下來(lái)。通過(guò)一套SCSI轉(zhuǎn)接板卡，數(shù)據(jù)從TDRB0經(jīng)過(guò)二次底板流向磁盤(pán)陣列。數(shù)字接收機(jī)存在兩套專用LINK總線，一套連接多塊TDRB0和信號(hào)處理機(jī)，數(shù)據(jù)傳給信號(hào)處理機(jī)，完成正常的雷達(dá)信號(hào)處理；另一套連接多塊TDRB0和SCSI轉(zhuǎn)接板卡，把數(shù)據(jù)通過(guò)轉(zhuǎn)接板卡送給磁盤(pán)陣列存儲(chǔ)。兩套總線之間互不影響，因而既可同時(shí)工作，也可單獨(dú)分開(kāi)工作。