5Gbps高速芯片測試技術(shù)

前言

近年來，數(shù)據(jù)的大規(guī)模傳輸要求變得越來越普及。擔(dān)任這些大量數(shù)據(jù)處理芯片的標(biāo)準(zhǔn)接口（Interface）基本上都采用的是高速差分串行傳輸方式。

高速串行數(shù)據(jù)傳送方式有以下的一些特征：

● 數(shù)Gbps的傳送數(shù)率
● 由于是高速傳送，信號振幅較小，為數(shù)百mV程度
● 小振幅的信號傳送時(shí)，為了減小噪聲的影響，都采用的是差分傳送方式
● 對各信號通道間的相位同步?jīng)]有嚴(yán)格要求

近年來對芯片的高速數(shù)據(jù)處理的要求，使得許多芯片內(nèi)部都已經(jīng)搭載了高速IF的功能。但是，也正是由于它的高速性能造成芯片的測試變得非常的困難。對這類高速IF芯片的初期評價(jià)階段，一般采用的是多種計(jì)測器的綜合評價(jià)。但是針對多管腳的高速IF芯片，單純利用計(jì)測器的測定，會面對許多問題。

T6683+5G Option

為了實(shí)現(xiàn)精確的高速差分串行信號測試，我們開發(fā)了可以對應(yīng)最大5Gbps差分信號的ATE用高速測試選件。這次開發(fā)的可以提供最大5Gbps的高速專用PE（圖1），內(nèi)藏于ATE系統(tǒng)中，其包括：64個(gè)高速輸入專用通道+ 64個(gè)高速輸出專用通道的Dr