基于FPGA的SOPC系統(tǒng)DAB發(fā)射端硬件實現(xiàn)

S D R A M的時鐘應(yīng)該和系統(tǒng)使用同一個PLL輸出時鐘，調(diào)試SDRAM和NIOSII的關(guān)鍵在于相位差，根據(jù)DAB發(fā)射系統(tǒng)，由F P G A的專用P L L時鐘引腳輸出系統(tǒng)時鐘65.536MHz,相位差計算如下：

2.3 FPGA電源電路和時鐘電路

穩(wěn)定的工作電源是各個芯片和模塊正常工作的前提，電源的穩(wěn)定性也影響著器件的工作性能.FPGA芯片供電電壓包括內(nèi)核電壓.I/O電壓.PLL模擬電壓.PLL數(shù)字電壓和電壓參考信號的參考電壓.對于CycloneIII系列芯片來說，它的PLL模擬電壓比CycloneII要高為2.5V.這些電壓中數(shù)字電壓與模擬電壓要分開使用不同電源，并使用磁珠對其進行隔離.

為了濾除高頻噪聲，需要在芯片電源引腳與地之間加0.1f退耦電容.退耦電容在PCB板上要緊靠芯片電源引腳放置.

本文中的DAB發(fā)射板由AC/DC電源適配器提供電源，輸入為100V-240V/50Hz-60Hz的交流電，輸出為7.5V/3A的直流電.采用1117LDO穩(wěn)壓電源作為電源轉(zhuǎn)換芯片，最大1A輸出電流，固定輸出1.2V.1.8V.2.5V.3.3V,為FPGA芯片以及系統(tǒng)中其他芯片提供電源.

文中采用24.576MHz的有源晶振作為系統(tǒng)的時鐘，DAB發(fā)射電路的系統(tǒng)時鐘為65.536MHz,由24.576MHz的經(jīng)過SOPC系統(tǒng)中的PLL獲得.此時鐘也作為AD9957的標準時鐘.

3.功能電路

3.1 射頻模塊

射頻模塊完成數(shù)字上變頻和信號增益放大.

數(shù)字上變頻是指把數(shù)字基帶信號搬移到射頻中心頻率，然后轉(zhuǎn)換成模擬信號發(fā)射出去.本文中的數(shù)字上變頻模塊是AD9957是ADI公司推出的一款高性能的數(shù)字正交上變頻器件，內(nèi)置14bitDAC模塊，內(nèi)部系統(tǒng)時鐘最高可達1GSPS,其功耗減小到50%以上.根據(jù)采樣定理，一般要求DDS(數(shù)字頻率合成器)產(chǎn)生的載波頻率不能超過系統(tǒng)時鐘頻率的40%,所以其動態(tài)性能最高為400MHz,符合band3波段的要求.AD9957的外圍電路包括18位并行數(shù)據(jù)接口和控制接口，其電源電壓分3.3v和1.8v,兩者都需要用數(shù)字電壓與模擬電壓分別供電.

信號放大部分采用可變增益放大器AD8369,其帶寬范圍600MHz,最大增益范圍-5dB到40dB,通過芯片使能端DENB和增益選擇控制端口BIT0~BIT3來控制信號放大.AD9957與AD8369之間使用阻抗為50ohm,用比率為4的射頻變壓器TC4-1WG2+進行阻抗匹配.

3.2 USB接口模塊

USB接口模塊主要是將在軟件編碼器上完成信道編碼的數(shù)字信號高速的傳輸?shù)紽PGA進行IFFT運算.在設(shè)計中，USB接口模塊的傳輸速度必須達到300Kbytes/s,才能滿足實時傳輸數(shù)據(jù)的要求.本文中選用了由FTDI公司推出的FT245BL芯片.

該芯片性能優(yōu)良，提供了一種在PC主機和外設(shè)之間進行數(shù)據(jù)傳輸?shù)暮唵?低成本.高效率的傳輸方法.FT245BL需要6MHz晶振，通過芯片內(nèi)部的振蕩器和倍頻產(chǎn)生12MHz和48MHz的時鐘供芯片使用.

FT245BL需要提供5V和3.3V的工作電壓.

4.結(jié)果

如圖3所示為DAB發(fā)射端的SOPC系統(tǒng)硬件電路實物圖，完成FPGA芯片配置和軟件程序下載后，電路板上電，初始化成功后指示燈點亮.經(jīng)過信道編碼的DAB數(shù)據(jù)通過USB開始進入到硬件電路中進行調(diào)制.上變頻和信號放大的處理，最后通過天線發(fā)射出去.如圖4所示，為使用本文所設(shè)計的DAB發(fā)射機電路產(chǎn)生的DAB信號頻譜，此DAB信號中心頻率為181.936MHz,能被DAB接收終端接收，且播出的節(jié)目流利順暢.

結(jié)果證明本文設(shè)計的這套電路板能運用FPGA的SPOC系統(tǒng)很好的完成DAB信號發(fā)射任務(wù).