一種高集成度基于PCI總線的AM80486 CPU設(shè)計與實現(xiàn)
2.1.4 可編程邏輯電路
可編程邏輯電路是系統(tǒng)控制器設(shè)計中的重點。由于模塊的小型化要求,CPU模塊在設(shè)計可編程邏輯時將部分功能單元以IP核的形式集成到FPGA中,以提高系統(tǒng)集成度。
CPU模塊的可編程邏輯采用采用一片XCV300芯片來實現(xiàn),除了地址譯碼、邏輯控制、時序控制、總線超時以及PCI控制邏輯等功能外,還使用IP核完成中斷控制器、定時/計數(shù)器和串行協(xié)議轉(zhuǎn)換功能??删幊踢壿嬰娐返墓δ苁疽鈭D如圖4。本文引用地址:http://butianyuan.cn/article/178758.htm
2.1.4.1 中斷控制器
可編程邏輯采用IP核實現(xiàn)一個具有1路非屏蔽中斷和16路可屏蔽中斷的中斷控制器功能。中斷的觸發(fā)方式(電平觸發(fā)/沿觸發(fā))和16路可屏蔽中斷的優(yōu)先級軟件可調(diào)。系統(tǒng)控制器在實現(xiàn)時使用了1路非屏蔽中斷和11路可屏蔽中斷,剩余資源可根據(jù)用戶需求使用。
2.1.4.2 定時/計數(shù)器
可編程邏輯采用IP核實現(xiàn)一個3路獨立的8位定時/計數(shù)器功能,其工作模式與MD8254的MODE2方式相同,每路定時器的輸出使能和計數(shù)頻率軟件可調(diào)。系統(tǒng)控制器在實現(xiàn)時使用了兩路定時器供操作系統(tǒng)使用,剩余的1路留可根據(jù)用戶需求使用。
2.1.4.3 串行協(xié)議控制
可編程邏輯采用IP核實現(xiàn)2路RS232串行協(xié)議控制,用戶可以通過軟件對串行接口的工作方式(查詢/中斷)、串行數(shù)據(jù)的格式(數(shù)據(jù)位/起始位/停止位/奇偶校驗等)和串行通信速率(9600-119200bps可調(diào),默認38400bps)等參數(shù)進行設(shè)置。
2.2 軟件設(shè)計
CPU模塊使用VxWorks5.5操作系統(tǒng),軟件開發(fā)環(huán)境為Tornado 2.2。VxWorks操作系統(tǒng)具有實時性、可靠性、可剪裁性、支持眾多的目標(biāo)機、系統(tǒng)的開放性、豐富的環(huán)境工具和第三方支持等特點。VxWorks操作系統(tǒng)功能結(jié)構(gòu)如圖5所示。
CPU膜塊的軟件包括以下內(nèi)容:a.FLASH編程工具;b.BIT測試程序;c.Vxworks操作系統(tǒng):d.驅(qū)動程序;e.應(yīng)用程序。
3 結(jié)束語
小型化的CPU模塊,已成功應(yīng)用在升級后的系統(tǒng)中,取得了良好的成效。除了總線傳輸速度提高(PCI總線最大傳輸速度可達132Mb/s)、使系統(tǒng)性能得到提升外,還具有以下特點:
(1)安裝方式靈活,節(jié)約系統(tǒng)資源。CPU模塊采用PMC板卡形式,占用空間小(面積下降33%),可以方便地安裝在其它模塊上,同時與典型的80486模塊相比,重量下降70%、功耗下降15%,節(jié)約了系統(tǒng)資源。
(2)配置靈活,升級潛力大。CPU模塊在本設(shè)計中作為PCI總線控制器(Host)使用,但是只要更改PCI9056的配置,并且對可編程邏輯做相應(yīng)更改,即可作為PCI總線的主設(shè)備(Master)和從設(shè)備(Slave)使用。由于采用了SoPC技術(shù)進行可編程邏輯設(shè)計,CPU模塊上還有可利用的空間進行功能擴展(例如增加I2C電路和網(wǎng)絡(luò)接口),同時只要提高處理器和PCI接口的工作頻率,即可進一步提高CPU模塊的性能。
(3)通用性強,應(yīng)用前景廣泛。由于采用了標(biāo)準(zhǔn)的PCI接口和PMC外形,CPU模塊可以方便地配置在一個PCI總線系統(tǒng)中,并且具有可靈活配置的工作方式(Host/Master/Slave)。同時為現(xiàn)有采用80486處理器計算機系統(tǒng)的升級,提供了可借鑒的模型,具有廣泛的應(yīng)用前景。
評論