DM642開發(fā)與應用

1．6 FPGA電路
SPARTAN一3是XILINX公司生產的一種低工耗易開發(fā)應用。Spartan一3 FPGA具有兩種類型的內存，可以滿足不同的設計需求，即最大1．8Mb的真實雙端口塊RAM和最大520KB的分布式RAM，其封裝形式為16位深×1位寬，可用作移位寄存器和FIFO。先進的時鐘管理為高性能電路的設計者提供了更大的靈活性和更強的控制能力，最多四個數字時鐘管理器(DCM)，并帶有9個外部輸出；8個預設的全球時鐘網絡，即8根全局時鐘線路和豐富的尋址。最多104個18×18乘法器，該乘法器模塊允許兩個18位二進制作為輸入并計算輸出36位結果，而專用的進位邏輯和高效級聯(lián)，可實現更多功能。每秒最多3300億次乘法和累加運算(MAC/s)、優(yōu)秀的高速DSP功能的并行實現能力、靈活的串聯(lián)架構，可實現成本砌能需求的最佳組合。
FPGA在視頻處理機中完成屏幕顯示功能，在默認模式下，DM642視頻口2的數據可直接輸出到視頻編碼芯片，在需要屏幕顯示功能時，FPGA把內部FIFO中的數據和視頻口輸出得數據混和，對FPGA內部FIFO的訪問可以通過對DM642的EMIF的CE3的地址空間的同步模式的訪問實現。FPGA的同步存儲器位于DM642的CE3地址空間，主要用于實現屏幕顯示功能和粘和邏輯。
1．7 RS-485接口電路
該接口連接到攝像機的云臺，用來控制云臺的轉動，調整攝像頭的方向和位置。RS-485總線抗干擾能力強，能實現多站點遠距離通信。本壓縮卡擬采用UART芯片SCl6C550和MAXIM公司的MAX487E來實現RS-485信號的傳輸。SCl6C550主要功能是把DSP傳送過來的并行信號轉換為串行信號。SCl6C550內部的接收器和發(fā)送器各有16B的FIF0，能處理的串行信號的速率高達3Mbps。MAX487E是RS-485總線接口芯片，可以工作在全雙工、半雙工模式。傳輸速率可達2．5Mbps。
1．8 電源電路
整個壓縮卡用一個5V的直流變壓器供電。由這個5V的電壓器產生1．4V和3．3V電壓分別給DSP內核和I／O端口供電，產生另外一個3．3V給視頻編解碼及其他芯片供電。注意這兩個3．3V電源要分開設計，以免電源噪聲相互干擾。
由于DSP需要兩種電壓，所以要考慮供電系統(tǒng)的配合問題。加電過程中，應當保證內核電源先上電，最晚也應當與I／O電源一起加。關閉電源時，先關閉內核電源，再關閉I／O電源。講究供電次序的原因在于：如果僅CPU內核獲得供電，周邊I／O沒有供電，對芯片不會產生損害，只是沒有輸入/輸出能力而已。如果反過來，周邊I／O得到供電而CPU內核沒有加電，那么芯片緩沖／馬區(qū)動部分的晶體管將在一個未知狀態(tài)下工作，這是非常危險的。
為了解決這個問題，本文采用了開關電源芯片TPS54310PWP，采用TPS54310PWP管腳SS／ENA接電容來使內核供電與I／O端口供電，這樣，只有當1．4V電壓有效之后，3．3V電壓才開始上電，這就保證了DM642的內核電壓先于I／O電壓上電。

2 軟件設計
在本系統(tǒng)中，圖像壓縮采用H．264標準。H．264具有很高的編碼效率，在相同的重建圖像質量下，能夠比H．263節(jié)約50％左右的碼率。H．264的碼流結構網絡適應性強，增加了差錯恢復能力，能夠很好地適應IP和無線網絡的應用。音頻編解碼采用G．729算法。網絡傳輸采用RTP／RTCP協(xié)議以及組播方式，這樣可以保證傳送的質量。在操作系統(tǒng)方面，采用基于DSP／BIOS的TI參考架構5(RF5)?；赗F5操作系統(tǒng)的應用程序模塊主要包括：音視頻采集模塊、壓縮編碼模塊、UART控制模塊和網絡傳輸模塊。

3 結束語
本方案能在一顆DM642芯片上實現視頻處理機的幾乎全部功能，能對音視頻進行實時的編解碼和實時的網絡傳輸。圖像質量高、開發(fā)難度低、易于升級，是一種比較理想的視頻處機解決方案，可廣泛應用于視頻監(jiān)控系統(tǒng)中。