手機通信干擾設(shè)備的設(shè)計
根據(jù)以上干擾樣式的要求,權(quán)衡考慮可使用FPGA+D/A轉(zhuǎn)換器的硬件平臺實現(xiàn),采用多套基帶電路板配合不同的混頻器、功放以及前端天線實現(xiàn)對通信頻段的廣譜干擾,音調(diào)干擾基帶信號源模塊的硬件電路如圖2所示。本文引用地址:http://butianyuan.cn/article/189040.htm
在干擾頻帶內(nèi),通信頻率產(chǎn)生梳狀譜,一般相隔約0.02 MHz產(chǎn)生一個干擾頻點,即可滿足干擾要求(GSM,DCS網(wǎng)絡(luò)的信道間隔均為0.02 MHz,CDMA共使用7個頻點)。要做到干擾頻點可控,即根據(jù)終端計算發(fā)送的指令決定產(chǎn)生何種頻點/段,簡單可靠的方法是數(shù)字直接頻率合成,因此可在FPGA內(nèi)產(chǎn)生DDS模塊,根據(jù)FPGA產(chǎn)生基帶信號的要求,若干擾信號信噪比大于40 dB,經(jīng)計算約需要450個以上的DDS模塊,對于FPGA,這是一個龐大的資源量,因此選用FPGAStratix II EP2S90,由于系統(tǒng)要求基帶最小輸出功率,因此根據(jù)系統(tǒng)要求的信噪比及成本,選用AD97XX系列高性能高性價比D/A轉(zhuǎn)換器AD9779。AD97xX系列的采樣率都在800 MHz以上、最高可達1.6 GHz,完全滿足基帶采樣要求。
以0.02 MHz為步進產(chǎn)生梳狀譜為例,根據(jù)系統(tǒng)選擇的基帶頻譜的范圍、信噪比依次產(chǎn)生450個以上的DDS,該DDS的時鐘頻率大于等于500 MHz,且受指令控制。當FPGA根據(jù)終端計算機發(fā)送的指令解析為某段頻率為本方通信頻率時,關(guān)斷該段頻率對應(yīng)的所有DDS。最后FPGA將所有DDS產(chǎn)生的頻點疊加輸出到D/A轉(zhuǎn)換器,經(jīng)過D/A轉(zhuǎn)換器送入前端混頻器。該方案的優(yōu)點是:干擾各個通信頻點,而不是整個頻帶,即使有較嚴重的交調(diào),但是其在該干擾點上的輸出功率較整頻帶干擾方式還是大得多,并且功放較為容易計算所需功率。這種方式在終端計算機中需根據(jù)指令實時運算相應(yīng)干擾參數(shù),幾乎可以選擇任意可干擾和可開窗頻段,且信噪比可達很高,不受控制激勵模塊硬件資源的限制嘲。圖3為音調(diào)干擾基帶信號源模塊的流程圖。
具體實現(xiàn):計算機直接參數(shù)控制是通過USB總線,將終端控制計算機中根據(jù)控制指令實時運算的干擾數(shù)據(jù)傳入干擾激勵模塊,干擾激勵模塊根據(jù)指令實時更新從終端計算機傳送的干擾數(shù)據(jù),并按照查表法將相應(yīng)數(shù)據(jù)送入D/A轉(zhuǎn)換器,產(chǎn)生基帶干擾信號。
4 結(jié)論
實驗證明,在通視環(huán)境下,目標接收信號電平為一65 dBm(在實際的G網(wǎng)和C網(wǎng)中,一65dBm的信號屬于較強信號)時,若GSM,DCS,CDMA干擾系統(tǒng)均選用200 W的功率放大器,對C網(wǎng)手機、G網(wǎng)手機的干擾半徑分別為180 m,185 m。在同樣的環(huán)境下,白噪聲和掃頻干擾方式的干擾半徑分別為80 m和90 m,而在使用定向天線的情況下,音調(diào)干擾較白噪聲和掃頻干擾的效果更優(yōu)。因此,對于制式固定,頻點固定且為已知的手機通信,采用音調(diào)干擾最為有效。并且隨著3G手機的商用化,音調(diào)干擾對于3G手機的干擾效果同樣明顯,而基于軟件無線電原理的基帶信號源實現(xiàn)音調(diào)干擾的方式是實現(xiàn)最優(yōu)干擾效果的較好方式。
評論