基于VHDL的QPSK調制解調系統(tǒng)設計與仿真

摘要：文中詳細介紹了QPSK技術的工作原理和QPSK調制、解調的系統(tǒng)設計方案，并通過VHDL語言編寫調制解調程序和QuaitusII軟件建模對程序進行仿真，通過引腳鎖定，下載程序到FPGA芯片EP1K30TC144-3中驗證。軟件仿真和硬件驗證結果表明了該設計的正確性和可行性，由于采用FPGA芯片，減小了硬件設計的復雜性，該設計具有便于移植維護和升級的特點。
關鍵詞：VHDL；QPSK；FPGA；QuartusII

QPSK調制技術在數(shù)字通信調制技術中占有非常重要的地位，將通信技術與FPGA結合是現(xiàn)代通信技術發(fā)展的一個必然趨勢。QPSK技術具有抗干擾性能強、誤碼性能好、頻譜利用率高等優(yōu)點，目前廣泛應用于數(shù)字通信、數(shù)字視頻廣播、數(shù)字衛(wèi)星廣播等領域。文中詳細介紹了QPSK技術的工作原理，完成QPSK調制、解調的系統(tǒng)設計方案，并通過VHDL語言編寫調制解調程序，通過QuartusⅡ軟件對模塊和程序進行仿真，并通過引腳鎖定，下載到FPGA芯片EP1K30TC144-3中，軟件仿真和硬件驗證結果表明了該設計的正確性和可行性。

1 基于FPGA的QPSK調制解調系統(tǒng)設計
四進制絕對移相鍵控(QPSK或4PSK)利用載波的四種不同相位來表示數(shù)字信息。由于每一種載波相位代表兩個比特信息，因此每個四進制碼元可用兩個二進制碼元的組合來表示(常被稱為雙比特碼元)，一般用格雷碼排列。調制解調的實現(xiàn)原理框圖如圖1所示。由圖1可知，電路主要由分頻器和四選一開關等組成，分頻器對外部時鐘信號進行分頻和計數(shù)，并輸出4路頻率相同而相位不同的相干數(shù)字載波信號；晶振及分頻、移相電路分別送出調相所需的4種不同相位的載波，按照串／并變換器輸出雙比特碼元的不同，邏輯選相電路輸出相應相位的載波。四選一開關是在基帶信號的控制下，對4路載波信號進行選通，輸出數(shù)字QPSK信號。但這還不是真正的QPSK信號，需要在FPGA器件外部加一個D／
A變換器，將輸出轉換為模擬信號。

由于QPSK信號可以看作兩個載波正交2PSK信號的合成。對QPSK信號的解調可以采用與2PSK信號類似的解調方法進行解調，一般情況下采用相干解調，得到較好的解調效果。