基于FPGA的視頻采集顯示系統(tǒng)

作者：時(shí)間：2013-04-22 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

為防止視頻圖像數(shù)據(jù)在采集與顯示存在不同步的情況，在兩極之間構(gòu)建了FIFO并配合SDRAM以實(shí)現(xiàn)對(duì)采集數(shù)據(jù)的暫存，F(xiàn)IFO的寫(xiě)使能與攝像頭的行同步信號(hào)相連，當(dāng)行同步信號(hào)有效時(shí)開(kāi)始寫(xiě)FIFO，當(dāng)FIFO空標(biāo)志位為低時(shí)電平表示FIFO中已存入數(shù)據(jù)，則NiosII開(kāi)始控制SDRAM從FIFO中讀取視頻數(shù)據(jù)，這樣操作的特點(diǎn)就是將經(jīng)過(guò)緩存的數(shù)據(jù)流無(wú)停頓地傳送到輸出端，因此適合對(duì)時(shí)序不連續(xù)的像素進(jìn)行無(wú)縫緩沖處理。
1．4 視頻圖像顯示模塊
視頻圖像顯示通過(guò)在FPGA中構(gòu)建的Nios II嵌入式內(nèi)核實(shí)現(xiàn)，Nios II系統(tǒng)可以在設(shè)計(jì)階段根據(jù)實(shí)際的需求來(lái)增減外設(shè)的數(shù)量和種類(lèi)。可以使用Altera提供的開(kāi)發(fā)工具SOPC Builder，在FPGA器件上創(chuàng)建軟硬件開(kāi)發(fā)的基礎(chǔ)平臺(tái)，即用SOPC Builder創(chuàng)建嵌入式內(nèi)核CPU和參數(shù)化的接口總線Avalon。在此基礎(chǔ)上，可以快速地將硬件系統(tǒng)與常規(guī)軟件集成在單一可編程芯片中。而且，SOPC Builder還提供標(biāo)準(zhǔn)的接口方式，以便用戶將外圍電路做成Nios II嵌入式內(nèi)核可以添加的外設(shè)模塊。這種設(shè)計(jì)方式，方便了各類(lèi)系統(tǒng)的調(diào)試。

2 系統(tǒng)軟件設(shè)計(jì)
2．1 軟件模塊介紹
系統(tǒng)軟件總設(shè)計(jì)模塊如圖6所示，在sys_ctrl中建立PLL鎖相環(huán)對(duì)時(shí)鐘倍頻、分頻產(chǎn)生系統(tǒng)各模塊所需時(shí)鐘與系統(tǒng)復(fù)位信號(hào)，vedio_in put模塊負(fù)責(zé)OV7670攝像頭的初始化與視頻圖像數(shù)據(jù)的采集，wrfifo模塊配合Nios II負(fù)責(zé)對(duì)vedio_input采集的視頻圖像數(shù)據(jù)的緩存，以防止數(shù)據(jù)時(shí)鐘不匹配而出現(xiàn)數(shù)據(jù)紊亂，而vga_ctrl模塊主要負(fù)責(zé)產(chǎn)生讀取wrfifo中的數(shù)據(jù)與實(shí)現(xiàn)數(shù)據(jù)的VGA顯示產(chǎn)生相應(yīng)的RGB數(shù)據(jù)與行、場(chǎng)同步信號(hào)，再將采集數(shù)據(jù)送到Nios II中，在Nios II中用C語(yǔ)言驅(qū)動(dòng)TFT液晶，實(shí)現(xiàn)視頻數(shù)據(jù)的顯示。

本文引用地址：http://butianyuan.cn/article/189631.htm

2．2 Nios II嵌入式內(nèi)核程序設(shè)計(jì)
Nios II嵌入式內(nèi)核主要任務(wù)是將rag_ctrl采集數(shù)據(jù)送入SDRAM暫存，然后再根據(jù)顯示需要將暫存的數(shù)據(jù)讀取出來(lái)送到LCD顯示，為了確保顯示圖像與采集圖像的一致，在送LCD顯示數(shù)據(jù)時(shí)要注意以下幾點(diǎn)；
(1)根據(jù)實(shí)際情況去除行、場(chǎng)消隱數(shù)據(jù)，再根據(jù)顯示內(nèi)容的多少對(duì)數(shù)據(jù)進(jìn)行裁剪，裁剪到適合LCD顯示的大小，從而避免顯示時(shí)圖像的錯(cuò)位以及亂碼等情況。
(2)由于嵌入式內(nèi)核時(shí)鐘頻率相對(duì)于攝像頭的大量數(shù)據(jù)來(lái)說(shuō)速度還是難以做到攝像頭采集的每幅圖像都能完全顯示，所以在設(shè)計(jì)中采用隔場(chǎng)采集處理的方式，這樣避免SDRAM中數(shù)據(jù)過(guò)多以至于被填滿的情況，也解決了嵌入式內(nèi)核采集的出現(xiàn)的卡屏的情況。

3 結(jié)束語(yǔ)
采用FPGA設(shè)計(jì)并實(shí)現(xiàn)了一種視頻顯示系統(tǒng)，大幅減少了電路板的尺寸，節(jié)約了成本，同時(shí)增加了設(shè)計(jì)的靈活性和系統(tǒng)的可靠性，充分應(yīng)用FPGA快速并行處理數(shù)據(jù)的特性，在產(chǎn)生同步信號(hào)的同時(shí)送出像素?cái)?shù)據(jù)。嵌入式內(nèi)核Nios II的使用，解決了其他系統(tǒng)實(shí)時(shí)圖像顯示的體積與速度問(wèn)題，擴(kuò)展了應(yīng)用范圍。