基于FPGA的高速AD轉(zhuǎn)換

1．2 FPGA簡(jiǎn)介
FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)作為可編程邏輯器件，是在PAL等邏輯器件的基礎(chǔ)上發(fā)展而來(lái)，其規(guī)模比較大，可以代替幾百塊通用IC芯片。它的結(jié)構(gòu)主要由3部分組成：一個(gè)二維的邏輯塊陣列，構(gòu)成了其邏輯組成核心；輸入／輸出塊；連接邏輯塊的互連資源。隨著超大規(guī)模集成電路工藝的不斷提高，FPGA的規(guī)模也越來(lái)越大，它的單片邏輯門(mén)數(shù)已可達(dá)上百萬(wàn)門(mén)，功能也不斷增強(qiáng)。用戶可以在其基礎(chǔ)上簡(jiǎn)單快捷的完成設(shè)計(jì)。本設(shè)計(jì)采用芯片EP2C35F672C6。
使用FPGA設(shè)計(jì)數(shù)字系統(tǒng)電路主要有如下特點(diǎn)：
1)設(shè)計(jì)靈活FPGA是由存放在片內(nèi)RAM中的程序來(lái)設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的RAM進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。
2)集成度高 一片F(xiàn)PGA可代替幾片、幾十片乃至上百片中小規(guī)模的數(shù)字集成電路芯片。
3)工作速度快FPGA的設(shè)計(jì)思想是并行的設(shè)計(jì)思想，而不是順序執(zhí)行的軟件思想，這樣在設(shè)計(jì)上就大大提高了系統(tǒng)的工作速度。
4)降低成本 隨著FPGA的工藝發(fā)展，F(xiàn)PGA已經(jīng)克服自身價(jià)位高的缺點(diǎn)，具有較高的性價(jià)比。

2 系統(tǒng)軟件設(shè)計(jì)
FPGA的基本控制時(shí)序圖如圖3所示。FS位為數(shù)據(jù)幀格式調(diào)節(jié)，其為高時(shí)為SPI模式，置低時(shí)為DSP模式，此設(shè)計(jì)用于SPI，將FS置高。CS下降沿觸發(fā)ADS7890發(fā)送數(shù)據(jù)，在SCLK上升沿發(fā)送一位數(shù)據(jù)，14個(gè)脈沖對(duì)應(yīng)AD轉(zhuǎn)換的14位結(jié)果，之后用1、2個(gè)SCLK周期作為延時(shí)，以保證AD結(jié)果正確性。設(shè)置一位BUSY作為忙標(biāo)志，置高后不接受數(shù)據(jù)。設(shè)置一復(fù)位位RESRT。SDO為數(shù)據(jù)傳輸位。