實現(xiàn)基于ARM的嵌入式系統(tǒng)的可編程芯片系統(tǒng)方法

Altera ARMHPS（圖4）在全功能HPS中結合了雙核ARMCortex-A9 MPCore處理器、存儲器控制器以及外設IP.28-nm 工藝節(jié)點的高性能雙核ARMCortex-A9 MPCore 處理器工作速率高達800 MHz.雙核配置實現(xiàn)了靈活的SoC FPGA 產(chǎn)品，其性能能夠進一步滿足未來的需求。內置NEON媒體處理引擎和雙精度浮點單元為多媒體和信號處理應用提供了標準化加速功能。每個內核32 個32-KB Level-1 高速緩存，在512-KB 共享Level-2 高速緩存的支持下，通過減小延時和存儲器訪問時間，有助于提升性能。

圖4. 基于ARM的硬核處理器系統(tǒng)簡介

除了ARM內核本身，HPS還包括SDRAM控制器子系統(tǒng)、通用外設陣列，以及高速片內互聯(lián)。外設組包括增強閃存控制器、MMC、DMA、USB 2.0、以太網(wǎng)、UART、SPI 和GPIO 接口。最后，Altera 獨特的片內總線體系結構通過高速互聯(lián)連接了HPS和FPGA，總帶寬大于125-Gbps.

在片內Altera FPGA 中實現(xiàn)了專用邏輯。由于能夠長期穩(wěn)定的為Cyclone V 和Arria VFPGA 系列提供支持，Altera 產(chǎn)品在正常工作條件下，使用壽命一般能夠達到20 年以上。

快速系統(tǒng)設計工具

Altera 的Quartus II 開發(fā)軟件提供了高效的設計環(huán)境，幫助開發(fā)人員迅速實現(xiàn)基于ARM的SoC.所包含的Qsys系統(tǒng)集成工具在IP功能和子系統(tǒng)之間自動生成互聯(lián)邏輯，從而顯著縮短了設計時間，減輕了設計工作量。對于使用AMBA等通用接口標準和協(xié)議編寫的IP，Qsys自動識別IP，將其與SoC 連接。利用這一工具，很容易實現(xiàn)重用功能，在一片SoC FPGA 中同時使用已有或者第三方IP單元以及不同的標準接口。此外，開發(fā)人員很容易利用現(xiàn)有的內容，迅速實現(xiàn)FPGA 開發(fā)。

軟件開發(fā)

軟件開發(fā)是開發(fā)嵌入式系統(tǒng)時非常重要的工作。出于這一原因，嵌入式軟件開發(fā)人員一般使用名為“虛擬目標”的仿真環(huán)境，在能夠使用硅片之前，編寫、仿真并調試軟件。利用Altera SoC FPGA 虛擬目標仿真環(huán)境，開發(fā)人員即使在拿到第一個硅片之前，也能夠開始寄存器和二進制兼容軟件開發(fā)。設計人員通過使用虛擬目標，提前完成大部分軟件開發(fā)工作，降低了設計風險，更迅速的將產(chǎn)品推向市場。

結論

與以往相比，目前的嵌入式系統(tǒng)開發(fā)人員必須面對激烈的競爭，迅速應對多變的標準、協(xié)議和需求，以更少的資源滿足越來越高的各種市場需求。含有硬核處理器內核的SoCFPGA 不但支持設計人員解決這些設計難題，而且還幫助他們獲得了明顯的產(chǎn)品及時面市、價格/ 性能、突出產(chǎn)品特點以及長壽命產(chǎn)品等優(yōu)勢。與傳統(tǒng)方案相比，現(xiàn)在已經(jīng)到達了一個關鍵點，基于FPGA 的SoC 成為可行而且是首選的方法，必將在市場上獲得廣泛應用。