基于FPGA的CAN總線控制器設(shè)計(jì)

作者：時(shí)間：2011-06-15 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

2 系統(tǒng)驗(yàn)證
整個(gè)系統(tǒng)的功能仿真和時(shí)序仿真是借助Modelsim軟件完成的。圖4所示是對(duì)控制器發(fā)送數(shù)據(jù)的驗(yàn)證，測(cè)試用的發(fā)送數(shù)據(jù)為隨意選擇的：00101001，仲裁場(chǎng)和控制場(chǎng)也是任選的，分別為：110100101110、110001，設(shè)置好寄存器組后，控制器計(jì)算出對(duì)應(yīng)的CRC碼為：110111001111 011，之后控制器將數(shù)據(jù)按CAN協(xié)議的幀格式打包逐位發(fā)送出去。

本文引用地址：http://www.butianyuan.cn/article/191153.htm

控制器最初處于總線脫離模式，復(fù)位結(jié)束后進(jìn)入總線啟動(dòng)模式，當(dāng)控制器檢測(cè)到總線上的1次連續(xù)11個(gè)隱性位時(shí)，進(jìn)入總線空閑模式，接著當(dāng)控制器檢測(cè)到總線出現(xiàn)第一個(gè)顯性位時(shí)，進(jìn)入模式選擇模式，在此模式下，控制器進(jìn)行的操作就是總線仲裁，確定本節(jié)點(diǎn)是否獲得總線控制權(quán)，由于本測(cè)試采用的是控制器自測(cè)模式，即輸出線與輸入線連在一起，所以仲裁時(shí)間為12個(gè)位時(shí)間，仲裁成功后，控制器會(huì)進(jìn)入發(fā)送模式，若無(wú)錯(cuò)誤產(chǎn)生，數(shù)據(jù)發(fā)送完成后控制器進(jìn)入間歇模式，最后進(jìn)入總線空閑模式。
經(jīng)過一系列的測(cè)試驗(yàn)證后，表明本CAN總線控制器能夠發(fā)送或接收所有符合CAN2．0A協(xié)議的報(bào)文幀。

3 結(jié)束語(yǔ)
本設(shè)計(jì)實(shí)現(xiàn)了所有符合CAN2．0A協(xié)議的CAN總線控制器功能，最高工作頻率為139．43MHz，這也達(dá)到了最初的設(shè)計(jì)目的?？刂破鞯臅r(shí)序分析如圖5所示。