基于FPGA的VGA控制器實(shí)現(xiàn)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
本設(shè)計(jì)以640x480且刷新頻率為60Hz為例，其顯示器每秒掃描60場(chǎng)，VGA在實(shí)際工作時(shí)并不是每行掃描640個(gè)點(diǎn)，每場(chǎng)掃480行，由圖及表1可知，由于行消隱和場(chǎng)消隱的存在，實(shí)際是每行800個(gè)像素，每場(chǎng)525行。每行800個(gè)像素中包括行消隱前肩d(16個(gè)點(diǎn))、行同步信號(hào)a(96個(gè)點(diǎn))、行消隱后肩b(48個(gè)點(diǎn))和有效點(diǎn)數(shù)c(640個(gè))。每場(chǎng)525行中包括場(chǎng)消隱前肩k(10行)、場(chǎng)同步信號(hào)h(2行)、場(chǎng)消隱后肩i(33行)和有效行數(shù)j(480行)。所以，點(diǎn)像素的時(shí)鐘頻率為800x525x60=25．175MHz。
1．2 VGA時(shí)序控制信號(hào)的產(chǎn)生
VGA時(shí)序控制信號(hào)的產(chǎn)生包括行點(diǎn)計(jì)數(shù)器h_cnter、場(chǎng)行計(jì)數(shù)器v_enter、行同步狀態(tài)機(jī)和場(chǎng)同步狀態(tài)機(jī)。h_enter是800進(jìn)制計(jì)數(shù)器，v_ cnter是525進(jìn)制計(jì)數(shù)器。行同步狀態(tài)機(jī)有a(行同步)狀態(tài)、b(行消隱后肩)狀態(tài)、c(數(shù)據(jù)有效)狀態(tài)和d(行消隱前肩)狀態(tài)，4種狀態(tài)可根據(jù)h_ enter的值進(jìn)行狀態(tài)翻轉(zhuǎn)。場(chǎng)同步狀態(tài)包括h(場(chǎng)同步)狀態(tài)、i(場(chǎng)消隱后肩)狀態(tài)、j(數(shù)據(jù)有效)狀態(tài)和k(場(chǎng)消隱前肩)狀態(tài)，4種狀態(tài)也可根據(jù)v_enter的值進(jìn)行狀態(tài)轉(zhuǎn)換。其狀態(tài)轉(zhuǎn)移圖如圖2所示。本文引用地址：http://butianyuan.cn/article/191277.htm
當(dāng)狀態(tài)機(jī)上電復(fù)位后，行狀態(tài)機(jī)進(jìn)入a狀態(tài)，此時(shí)HSYNC輸出為低，行計(jì)數(shù)器h_enter開(kāi)始對(duì)25MHz的點(diǎn)時(shí)鐘計(jì)數(shù)，當(dāng)計(jì)數(shù)到95時(shí)，轉(zhuǎn)移到b狀態(tài)，而當(dāng)計(jì)數(shù)到143時(shí)，從b狀態(tài)轉(zhuǎn)移到c狀態(tài)，當(dāng)計(jì)數(shù)到783時(shí)，從c狀態(tài)轉(zhuǎn)移到d狀態(tài)。在b、c、d三狀態(tài)時(shí)，HYNC輸出為高。當(dāng)狀態(tài)機(jī)上電復(fù)位后，場(chǎng)同步狀態(tài)機(jī)進(jìn)入h狀態(tài)，每當(dāng)行計(jì)數(shù)器h_cater=7991時(shí)場(chǎng)行計(jì)數(shù)器v_enter加1，當(dāng)v_enter=1時(shí)，狀態(tài)機(jī)從h狀態(tài)轉(zhuǎn)移到i狀態(tài)，當(dāng)v_enter=34時(shí)，狀態(tài)機(jī)轉(zhuǎn)移到j(luò)狀態(tài)，當(dāng)v_enter=514時(shí)，狀態(tài)機(jī)轉(zhuǎn)移到h狀態(tài)，此時(shí)場(chǎng)同步信號(hào)VSYNCS輸出為低，其他狀態(tài)輸出為高。只有當(dāng)行同步狀態(tài)機(jī)在c狀態(tài)且場(chǎng)同步狀態(tài)機(jī)在j狀態(tài)時(shí)，才能向RGB輸入數(shù)據(jù)。
評(píng)論