數(shù)字中頻式頻譜儀的分辨率帶寬設(shè)計
加入技術(shù)交流群
抽取濾波的目的是將正交解調(diào)后的高速率基帶信號降低到合適的信號速率，以便常用的基帶處理技術(shù)使用。在此設(shè)定基帶信號采樣率與分辨率帶寬步進為5倍的關(guān)系，以計算對應(yīng)的I、Q基帶信號的采樣率，進而確定處理模塊總的抽取率。由于IP核的抽取率參數(shù)只能為整數(shù)，所以，要通過對理想抽取率取整，應(yīng)盡量滿足RBW與基帶信號采樣率的比例關(guān)系。而對于低抽取率的檔位，只通過CIC抽取就可以完成，但要對HB濾波器進行旁路控制，即HB級聯(lián)抽取為1。通過濾波器旁路控制和抽取因子可編程實現(xiàn)寬范圍抽取因子的調(diào)整，進而控制數(shù)據(jù)流采樣，也可以實現(xiàn)分析帶寬的變采樣率控制。本文引用地址：http://butianyuan.cn/article/191283.htm
在圖2所示的整體設(shè)計框圖中，CIC濾波器是抽取部分的第一級，可實現(xiàn)高速抽取，但其通帶、阻帶特性的可控性不強。通過IP核可設(shè)置抽取率(R) 和級數(shù)(N) 等參數(shù)，而且操作簡單。
HB濾波器是抽取部分的第二級，單級抽取因子固定為2，有3級級聯(lián)和5級級聯(lián)兩種情況，各級均采用歸一化頻率設(shè)計方法，以避免重復(fù)設(shè)計。通常采用MATLAB的FDATOOL工具來設(shè)計濾波器，并以RBW濾波器輸入信號采樣率的2倍作為歸一化參考頻率，同時保證FIR濾波器通帶頻率范圍內(nèi)的信號無衰減。由于FIR濾波器的通帶設(shè)定為0.2，且HB濾波器在此主要做為抽取濾波器，故設(shè)通帶頻率上限為0.21，濾波器階數(shù)為19階，圖3所示是半帶濾波器(HB) 的頻率響應(yīng)曲線。半帶濾波系數(shù)為對稱系數(shù)且有將近一半的系數(shù)為零，19個濾波系數(shù)只有6個參與乘法計算，故不會消耗大量的乘法器資源，另外，抽取部分I、Q兩路的數(shù)據(jù)流速率較高，故采用乘累加結(jié)構(gòu)搭建HB濾波器，以滿足高速的時序處理要求。
在設(shè)計各個分辨率帶寬步進輸入所對應(yīng)的RBW濾波器時，為了節(jié)約FPGA邏輯資源和簡化設(shè)計，也可以采用歸一化頻率設(shè)計方法，這樣可以使I、Q支路各設(shè)計一個RBW濾波器。由于FIR濾波器的輸入采樣率fs越大，濾波器的最小階數(shù)越高，因而選擇3dB帶寬與采樣率按0.2的歸一化比例來設(shè)計濾波器的頻率響應(yīng)，且FIR濾波器不進行抽取，其輸入采樣率等于I、Q基帶信號采樣率。根據(jù)I、Q路信號的歸一化帶寬0.20可設(shè)定RBW濾波器的通帶頻率上限為0.20，阻帶頻率下限為0.29，濾波器階數(shù)為47 階，阻帶衰減為60dB，波形因子SF60/3 =B60dB/B3dB =0.29/0.20≈1.45，圖4所示FIR濾波器的頻率響應(yīng)曲線。
將生成的*.coe格式的濾波系數(shù)可以導(dǎo)入FPGA中所調(diào)用的IP核中，考慮到FPGA乘法器資源有限，由于輸入數(shù)據(jù)經(jīng)前面抽取，其數(shù)據(jù)率已降低，這里采用基于DA算法結(jié)構(gòu)來搭建RBW濾波器。
圖3 半帶濾波器(HB) 頻率響應(yīng)
圖3 半帶濾波器(HB) 頻率響應(yīng)
圖4 分辨率濾波器(FIR) 頻率響應(yīng)
4 結(jié)束語
采用FPGA硬件并調(diào)用各類IP核來實現(xiàn)全數(shù)字中頻技術(shù)的應(yīng)用方法，其時序性能穩(wěn)定，可以很好的滿足高速、實時的信號處理要求。在頻譜儀分辨率帶寬設(shè)計中，結(jié)合范圍為1kHz～3MHz的可程控分析帶寬，可以采用多速率信號處理技術(shù)來降低數(shù)字信號的采樣率，并為數(shù)字幅度/相位檢波、視頻檢波、DSP開發(fā)以及實現(xiàn)FFT等后續(xù)信號的頻譜分析進行準備。該數(shù)字中頻處理模塊也能應(yīng)用于網(wǎng)絡(luò)分析、通信分析、雷達信號分析等其他設(shè)計，而且可以有效減小系統(tǒng)體積，保證設(shè)計的可靠性。
評論