基于CPLD的數(shù)字電壓表設(shè)計(jì)
加入技術(shù)交流群
1 方案論證與比較
雙積分A／D是對(duì)輸入取樣電壓和基準(zhǔn)電壓進(jìn)行兩次積分，以獲得與取樣電壓平均值成正比的時(shí)間間隔，同時(shí)在此時(shí)間間隔內(nèi)，用計(jì)數(shù)器對(duì)CP記數(shù)，計(jì)數(shù)器的輸出結(jié)果就是對(duì)應(yīng)的數(shù)字量。雙積分A／D有精度高，抗干擾能力強(qiáng)和穩(wěn)定性好的優(yōu)點(diǎn)，但轉(zhuǎn)換速度較低，因而適用于數(shù)字直流電壓表等精度較高而轉(zhuǎn)換速度要求不高的儀器。設(shè)計(jì)的系統(tǒng)框圖如圖1所示。為實(shí)現(xiàn)該系統(tǒng)功能，可采用以下兩種方案。
1．1 方案一
用J-K觸發(fā)器構(gòu)成n位二進(jìn)制異步加法計(jì)數(shù)器，并采用下降沿觸發(fā)器FF。但因J-K觸發(fā)器數(shù)目與顯示精度有關(guān)，若顯示精度較高，則所需觸發(fā)器數(shù)目較多，需占大量空間，且易受干擾。若2 V檔的最小分辨率為0．1 mV，則有2／(2n-1)=O．1 mV，n≥15，這里取n=16，如圖2所示。
1．2 方案二
采用EDA可編程邏輯器件把16位J-K觸發(fā)器組成的計(jì)數(shù)器和控制電路集成到系統(tǒng)內(nèi)部，不僅可以消除外界干擾，減小測(cè)量誤差，且大大節(jié)省空間，提高系統(tǒng)的響應(yīng)速度。CPLD使用方便、快捷，性價(jià)比很高，如圖3所示。
對(duì)比兩種方案的性能，本設(shè)計(jì)選用方案二。
2 系統(tǒng)設(shè)計(jì)
2．1 硬件部分
2．1．1 濾波電路
濾波電路采用壓控二階低通濾波器，如圖4所示。運(yùn)放采用低溫漂高精度運(yùn)放OP07，取R1=R2=R=1．592 kΩ，C1=C2=10μF，則f0=10 Hz。
評(píng)論