新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > FIR帶通濾波器的FPGA實現(xiàn)

FIR帶通濾波器的FPGA實現(xiàn)

作者: 時間:2009-11-11 來源:網(wǎng)絡(luò) 收藏

本文引用地址:http://butianyuan.cn/article/191893.htm

2 Simulink的模型仿真
在Simulink環(huán)境下設(shè)計仿真時間等參數(shù),運行仿真得到濾波輸出的幅頻相應(yīng)圖和時域圖如圖2,圖3所示。
圖2中縱橫坐標分別代表了幅值和頻率值顯示,Magnitude,F(xiàn)requency單位分別是dB(幅值單位也稱衰減倍數(shù))和MHz(橫坐標每格單位相比kHz被放大104便于觀察)??v橫軸每格量為5 dB和50 MHz。從該頻譜圖中可看出,濾波后通帶內(nèi)幅頻曲線相對平緩,帶外衰減較大,由濾波前的連續(xù)幅頻變成了選擇通過的單一幅頻曲線,起到了過濾帶外頻譜的作用。

該圖坐標軸的縱橫軸分別代表了幅度值和時間軸。單位分別為十進制數(shù)和s。圖3(a)是兩正弦信號經(jīng)平行加法器合成的波形圖3(b)濾波后的波形??梢姼哳l信號衰減很大起到了過濾帶外時間離散信號的作用。綜上該在頻域和時域都實現(xiàn)了相應(yīng)的濾波功能,至此完成了模型仿真。



關(guān)鍵詞: FPGA FIR 帶通濾波器

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉