基于FPGA的簡易頻譜分析儀

4．3 FPGA及外圍接口模塊
選用CycloneⅢ系列EP3C40F484型FPGA，該器件內(nèi)部有39 600個LE資源，有1 134 000 bit的存儲器，同時還有126個乘法器和4個PLL鎖相環(huán)。由于該器件內(nèi)部有大量資源，因而可滿足其內(nèi)部實現(xiàn)數(shù)字混頻、數(shù)字濾波、以及FFT運算。FP -GA正常工作時，主要需要的外部接口有：時鐘電路、JTAG下載電路、配置器件及下載電路。圖5為FPGA的外圍接口電路。

5 系統(tǒng)軟件設(shè)計
系統(tǒng)軟件設(shè)計包括單片機和FPGA兩部分，單片機作為整個系統(tǒng)的核心控制單元，主要負責系統(tǒng)的初始化、鍵盤輸入控制以及LCD顯示等功能；而FPGA的高速并行計算性能使其很適合進行實時性要求較高的信號處理運算。系統(tǒng)軟件流程如圖6所示。

系統(tǒng)上電后，單片機分別初始化系統(tǒng)各個模塊，寫入默認的CIC、FIR濾波器參數(shù)和寫入默認的數(shù)字混頻器頻率值。初始化完成后，系統(tǒng)開始以默認的中心頻率和分辨率分析頻譜，進入等待鍵盤輸入狀態(tài)。當用戶通過鍵盤重新輸人中心頻率和分辨率等參數(shù)后，單片機重新刷新LCD，同時可通過鍵盤操作LCD上的畫面，移動光標，利用軟件計算對應(yīng)光標處的頻率值并在LCD上顯示，而且還可以對整個圖像進行放縮以方便觀察頻譜。

6 測量結(jié)果分析
先通過Matlab軟件進行仿真，分別用程序測試頻率為20 Hz的正弦波方波，系統(tǒng)仿真結(jié)果如圖7所示。從圖7a看出20 Hz正弦波頻譜是一條譜線，其周圍只有很少泄漏頻率分量，符合理想情況。圖7b是20 Hz方波的分析結(jié)果，其基波，第三、第五、第七次諧波的幅度滿足1、1／3、1／5、1／7、1，9的理論結(jié)果。

7 結(jié)束語
該系統(tǒng)能夠方便地在LCD上顯示信號的頻譜結(jié)構(gòu)圖。操作簡單，便于學(xué)生進行操作，有助于實驗教學(xué)課上學(xué)生更直觀認識信號頻譜結(jié)構(gòu)，從而促進實驗課教學(xué)。