用FPGA實(shí)現(xiàn)數(shù)字電視條件接收系統(tǒng)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
2．1 加擾器的實(shí)現(xiàn)
加擾器在條件接收中是一個(gè)關(guān)鍵部分，他關(guān)系到整個(gè)系統(tǒng)的保密程度，所以需要一個(gè)安全性較高的加擾器。圖2所示加擾器是在FPGA內(nèi)部實(shí)現(xiàn)：他是以可預(yù)置線(xiàn)性反饋寄存器（LFSR）為基礎(chǔ)，與數(shù)據(jù)選擇器共同形成。4個(gè)LFSR的階數(shù)要求互質(zhì)，每個(gè)LFSR的反饋多項(xiàng)式要求是本原的，這樣產(chǎn)生的偽隨機(jī)序列具有最大周期?？偩€(xiàn)是控制碼發(fā)生器（一個(gè)偽隨機(jī)序列發(fā)生器）產(chǎn)生的選擇器控制碼，有8個(gè)抽頭并行輸出，每2位對(duì)應(yīng)一個(gè)選擇器的選擇端。每個(gè)選擇器的輸出是選出的4個(gè)LFSR反饋之一，作為與之相連的LFSR時(shí)鐘。這是Gollmann級(jí)連的改進(jìn)型，通過(guò)數(shù)據(jù)選擇消除了Gollmann級(jí)連易受鎖定攻擊的缺點(diǎn)。4個(gè)LSFR輸出的XOR（這是FPGA中的一個(gè)器件，當(dāng)輸入有奇數(shù)個(gè)1時(shí)輸出為1），除去LFSR的線(xiàn)性影響，通過(guò)數(shù)字選擇器選取這些XOR的輸出之一作為加擾序列的輸出。數(shù)字選擇器濾除了加擾器的代數(shù)特性避免相關(guān)（線(xiàn)性代數(shù)）攻擊［3］。 本文引用地址：http://butianyuan.cn/article/192117.htm
選擇碼生成器可由CW產(chǎn)生器代替，CW一部分作為選擇器的選擇碼，一部分寫(xiě)入4個(gè)可預(yù)置的LFSR。這樣，加擾器寄存器不是很多，周期又較長(zhǎng)，達(dá)到節(jié)約硬件且保密程度較高的目的。
2．2 條件接收發(fā)送端FPGA實(shí)現(xiàn)
用戶(hù)管理信息需要PC機(jī)處理和保存，既然他是必須的，就可以在PC機(jī)中做些其他的事情，以便降低硬件的復(fù)雜度，增強(qiáng)信息的保密性。服務(wù)密約SK和控制字CW發(fā)生器初始值可以在PC機(jī)中通過(guò)偽隨機(jī)序列生成程序生成。在PC機(jī)中生成SK和CW初值的優(yōu)點(diǎn)就是程序容易改動(dòng)，偽隨機(jī)序列周期可以足夠長(zhǎng)，保密性高。
在一些文獻(xiàn)中，ECM在PES層已經(jīng)加入，對(duì)于PES層加擾當(dāng)然很適合；但是對(duì)于TS層加擾，完成ECM包中含有的CW和寫(xiě)入加擾器的CW一致性（實(shí)際就是加擾和解擾的同步）比較困難。采用ECM也在TS層加入，實(shí)現(xiàn)加解擾同步就容易得多。
TS流是連續(xù)不斷的實(shí)時(shí)信號(hào)，條件信號(hào)并不可以任意加入其中。不過(guò)，TS流中存在大量的空包，可以通過(guò)空包替換的方法實(shí)現(xiàn)條件包的加入?？瞻鎿Q器實(shí)際就是一個(gè)數(shù)據(jù)選擇器，在需要條件包的地方，讓條件包代替空包。
ECM包PID寄存器存放從PMT中讀取的ECM包的PID，以便形成ECM包時(shí)利用。ECM包和EMM包的形成是給EMM和ECM加上包頭、PID和Table＿id等。ECM包的Table＿id有兩個(gè)，0x80和0x81，是為了方便接收端解擾，只有ECM包含新的CW時(shí)，他才發(fā)生變化。如果Table＿id 沒(méi)發(fā)生變化，接受端就可以不處理這個(gè)ECM包，還用以前的CW。EMM只有一個(gè)時(shí)，可以把他放入CAT包；如果有多個(gè)時(shí)，可單獨(dú)形成EMM包，通過(guò)CAT 包中的描述子確定他的PID。其實(shí)，為了節(jié)約硬件，在加入TS流前條件包并不一定是一個(gè)完整的TS包，他包含必要的信息就行了。在代替空包時(shí)，有用信息代替空包中的前一部分，和余下的空包中內(nèi)容共同構(gòu)成TS包。SK信息變化很慢，EMM包和CAT包只需滿(mǎn)足剛開(kāi)機(jī)用戶(hù)能迅速找到SK就行。ECM包替代空包比CAT包或EMM包嚴(yán)格的多，因?yàn)镃W變化快，并且要使ECM包內(nèi)的CW和寫(xiě)入加擾器的CW同步，以便保證正確解擾。
CW的加密采用DES（Data Encryption Standard）算法，DES速度快，加密強(qiáng)度較高，硬件容易實(shí)現(xiàn)，適合CW變化較快的要求。SK的加密采用RSA算法，RSA 算法速度比DES慢的多，硬件實(shí)現(xiàn)只是DES速度的千分之一，但是加密強(qiáng)度大。SK的變化頻率低，使用時(shí)間長(zhǎng)，安全性要求高，RSA正好滿(mǎn)足這些要求。 TS流的加擾，采用上述的加擾器，通過(guò)加擾控制，使之不對(duì)條件包、私有數(shù)據(jù)包、空包、TS包頭、PID等不可加擾的數(shù)據(jù)進(jìn)行加擾。
3 結(jié) 語(yǔ)
本文介紹了條件接收系統(tǒng)的基本原理，并提出一種復(fù)接和條件接收相分離的實(shí)現(xiàn)方法。這種方法使條件接收系統(tǒng)不受復(fù)接的約束，實(shí)現(xiàn)起來(lái)比較靈活，便于調(diào)試。并且這種結(jié)構(gòu)不僅可以對(duì)單節(jié)目TS流加擾，也可以對(duì)多節(jié)目TS流進(jìn)行加擾。采用空包替換，在TS層加入ECM條件包，容易實(shí)現(xiàn)加解擾的同步。在實(shí)現(xiàn)條件接收的過(guò)程中，設(shè)計(jì)出安全性較高的加擾器成功應(yīng)用于系統(tǒng)，實(shí)現(xiàn)了信息的加、解擾。
評(píng)論