嵌入式高速固態(tài)存儲器的組成原理與設計實現(xiàn)

信息化時代的到來，使得信息和數(shù)據(jù)成為推動社會發(fā)展的主要因素，對于數(shù)據(jù)的處理提出了更高的要求。為了適應時代發(fā)展的需求，現(xiàn)代數(shù)據(jù)信息處理技術必須具備快速的數(shù)據(jù)采樣能力和較寬的數(shù)據(jù)帶寬，這就使得嵌入式高速固態(tài)存儲器得到了發(fā)展的機會。本文對嵌入式高速固態(tài)存儲器的組成原理進行了分析，并提出了其設計實現(xiàn)的基本構造和可能性。

信息化時代的發(fā)展促進了市場競爭主要因素的轉變，在當前市場環(huán)境變幻莫測的背景下，信息的及時性和準確性成為衡量企業(yè)市場競爭力的關鍵因素，科學技術成為第一生產(chǎn)力。為了提高信息數(shù)據(jù)的采集、傳輸和處理速度，對大量的數(shù)據(jù)進行存儲和管理，嵌入式高速固態(tài)存儲器得到了良好的發(fā)展機遇。

1 嵌入式高速固態(tài)存儲器概述

所謂的嵌入式高速固態(tài)存儲器，是一種數(shù)據(jù)存儲設備，可以將被測量信號存儲起來，便于之后進行分析處理、故障診斷、運行狀態(tài)記錄等，為大量數(shù)據(jù)的處理和存儲提供了有效的手段。嵌入式高速固態(tài)存儲器自身具備可靠性高、數(shù)據(jù)儲存完整不易丟失等眾多優(yōu)點，適合高速、高精準度的測量系統(tǒng)，其采樣速度的快速性和采樣數(shù)據(jù)的大量性可以滿足高保真數(shù)據(jù)還原的需求。同時，NAND FLASH作為一種安全、快速的數(shù)據(jù)存儲媒介，自身具備大容量、小體積、低成本、抗高溫等優(yōu)點，在數(shù)據(jù)存儲領域得到了廣泛的普及和應用。本文提到的嵌入式高速固態(tài)存儲器，正是以NAND FLASH為存儲介質設計實現(xiàn)的，具有廣闊的應用前景。

2 嵌入式高速固態(tài)存儲器的組成原理

嵌入式高速固態(tài)存儲器作為一種存儲設備，其自身并不能對數(shù)據(jù)進行處理，因此并不存在復雜的軟件組成，這里著重分析其硬件組成。在嵌入式高速固態(tài)存儲器的設計構成中，使用的是NAND FLASH存儲器，其主要數(shù)據(jù)存儲載體是半導體材料，相比傳統(tǒng)的數(shù)據(jù)存儲設備，應用范圍更加廣泛，對于溫度、壓力、振動等的適應性較強，是實現(xiàn)存儲設備高可靠性、高速度、低功耗和小型化的最佳選擇。在設計時，由于其自身對于數(shù)據(jù)存儲速度和容量方面的要求較高，單一的NAND FLASH無法滿足，因此需要使用復數(shù)的NAND FLASH存儲器，并對其進行適當?shù)脑O計和排列，兼顧存儲速度和容量，同時也不能使設備的構成過于復雜。

因此，可以使用現(xiàn)場可編程門陣列(即FPGA)作為主控制器，通過片上系統(tǒng)設計，實現(xiàn)數(shù)據(jù)的高速傳輸和對FLASH存儲陣列的數(shù)據(jù)存儲。

3 嵌入式高速固態(tài)存儲器的設計實現(xiàn)

3.1 硬件設計

存儲器的硬件部分可以由8片NAND FLASH器件共同構成，對其存儲容量和速度進行相應的擴展，組成64位DDR接口界面，并且形成一組FLASH塊，接入FPGA。同時，可以將64片 NAND FLASH器件等分成8個部分，之后分別接人FPGA中，為數(shù)據(jù)的存儲和傳輸提供4種接口形式，擴展其使用范圍。可以在設備上串行高級技術附件，以及 USB接口，用于計算機的訪問和連接。存儲器上的網(wǎng)絡接口可以用來與網(wǎng)絡進行連接，實現(xiàn)對數(shù)據(jù)的管理和遠程處理。

3.2 FPGA設計

FPGA系統(tǒng)對于數(shù)據(jù)的要求較高，必須可以進行高速數(shù)據(jù)率的連續(xù)訪問，而對于數(shù)據(jù)管理和整片存儲器的擦除速度要求較低，因此，在設計時，可以優(yōu)先考慮連續(xù)訪問速度，文件管理和擦除可以低速進行。體現(xiàn)在對FLASH的操作中，即通過電路實現(xiàn)FLASH頁面的讀寫功能，通過片上處理器，運用相應的軟件程序，實現(xiàn)文件管理、塊擦除、格式化等功能。

在嵌入式高速固態(tài)存儲器設計實現(xiàn)后，為了保證其功能和使用效果，還需要對存儲器的相關性能進行分析。本文通過相應的方法，以 MT29F256G08AUAAA器件為例，對存儲器的速度和容量進行分析，以確保存儲器的正常使用。假設存儲器在讀取數(shù)據(jù)時，每頁數(shù)據(jù)的讀取時間為 35，對每頁數(shù)據(jù)進行處理和編程的時間為350，接口處的數(shù)據(jù)傳輸速度為400M/s。由于使用DDR進行操作，假定數(shù)據(jù)選取時間為5ns，每頁數(shù)據(jù)總量為8640字節(jié)，包含連續(xù)區(qū)的8192字節(jié)和離散區(qū)的448字節(jié)。

首先，對存儲速度進行分析。在對NAND FLASH進行操作時，其操作一般可以分為兩個部分，即片內(nèi)緩沖區(qū)數(shù)據(jù)訪問部分，以及頁面編程部分。緩沖區(qū)數(shù)據(jù)訪問需要的時間為：8640字節(jié) /400MT/s=2106。在對數(shù)據(jù)進行讀取操作時，以35為最大處理時間，采用乒乓切換的方式進行外部緩沖，則64片系統(tǒng)的數(shù)據(jù)讀取速度為8640字節(jié)/35 x64=15GB。而在進行數(shù)據(jù)的寫操作時，同樣以35為最大讀取時間，使用乒乓切換的方式進行外部緩沖，因而在對數(shù)據(jù)進行讀取操作時，最大處理時間為 350，則64片系統(tǒng)的數(shù)據(jù)讀速度為8640字節(jié)/350x64=1.5GB。

其次是容量分析。單片容量為2048GB，假設平均最大壞塊數(shù)為640塊，每塊的容量為1024字節(jié)，則無效容量為42GB。存儲器系統(tǒng)設計容量約為2000GB，若以1.5GB的速度對數(shù)據(jù)進行操作，則可以得出，系統(tǒng)的最大可存儲時間為22min。

4 小結

綜上所述，本文從NAND FLASH出發(fā)，對嵌入式高速固態(tài)存儲器進行了系統(tǒng)的設計和實現(xiàn)，并對其數(shù)據(jù)存儲速度和容量進行了分析計算，為相應的設計提供了參考依據(jù)。而隨著科學技術的不斷發(fā)展，數(shù)據(jù)存儲技術也會不斷進步，存儲器的性能也會不斷得到提高，需要相關技術人員的努力，推動數(shù)據(jù)存儲技術的發(fā)展。