新聞中心

EEPW首頁 > EDA/PCB > 新品快遞 > 厚翼科技新版內存測試電路開發(fā)環(huán)境-BRAINS 3.0

厚翼科技新版內存測試電路開發(fā)環(huán)境-BRAINS 3.0

作者: 時間:2017-08-09 來源:電子產品世界 收藏

  深度學習(deep learning)是在人工智能(Artificial Intelligence, AI)領域中的一個新興話題,也是成長快速的領域,而AI將引發(fā)內存測試需求,現(xiàn)已有許多芯片供貨商對深度學習的興趣不斷增加,意味著系統(tǒng)單芯片(SoC)對于內存的需求量將會大增,進而帶動內存測試需求。深耕于開發(fā)內存測試與修復技術的(HOY Technologies,簡稱HOY)日前發(fā)布最新「內存測試電路開發(fā)環(huán)境- 3.0」,開放用戶自定義Cell Library(組件庫)里Cell的行為,讓BRAINS學習如果遇到使用者定義的Cell行為,決定內存時鐘(Memory Clock)由那一個時鐘路徑提供,可大幅降低用戶比對內存落在時鐘域(Clock Domain)的比對時間,并提供優(yōu)化的內存測試電路、大幅縮短測試時間,降低測試費用。

本文引用地址:http://butianyuan.cn/article/201708/362780.htm

  (HOY Technologies)最新「內存測試電路開發(fā)環(huán)境- 3.0」內建數(shù)個已知Gate Cell的行為,在Auto Identification 后段,進入Auto Clock Tracing之前, BRAINS會開始建立所有Memory的Hierarchy并找出共同的Top Hierarchy。對照其他內存測試開發(fā)工具而言找出共同的Top Hierarchy在復雜的電路中會花費很長的運行時間,以BRAINS3.0而言,但若電路設計沒有大幅更改,之后就可直接使用第一次搜尋的結果,可節(jié)省三倍的運行時間。

  圖一、BRAINS 操作流程圖

  (HOY Technologies)針對各式內存提供測試與修復解決方案,提供優(yōu)化的內存測試電路,從產品設計源頭大幅提升測試良率,提高產業(yè)競爭力,先進的功能與友善的接口能大幅縮減測試成本與產品上市的時間,滿足制造商的成本和產品可靠性的需求。

  厚翼科技(HOY Technologies)至九月底前提供最先咨詢的前八位使用者免費BRAINS的體驗機會及完整的使用說明文件。 聯(lián)系方式: sales@hoy-tech.com



關鍵詞: 厚翼科技 BARINS

評論


技術專區(qū)

關閉