FPGA開發(fā)要注意的十大要點(diǎn)

1、FPGA器件選型的7個(gè)原則：器件供貨渠道和開發(fā)工具的支持、器件的硬件資源、器件的電氣接口標(biāo)準(zhǔn)、器件的速度等級(jí)、器件的穩(wěn)定等級(jí)、器件的封裝和器件的價(jià)格。

2、Spartan-3E和Spartan-3A主要運(yùn)用于邏輯設(shè)計(jì)和簡單數(shù)字信號(hào)處理，Virtex-4 LX和Virtex-5 LX主要用于高速邏輯運(yùn)算，Virtex-4 SX和Virtex-5 SX主要用于高速復(fù)雜數(shù)字信號(hào)處理，Virtex-4 FX和Virtex-5 FX主要用于嵌入式系統(tǒng)。

3、硬件資源包括：邏輯資源、I/0口資源、布線資源、DSP資源、存儲(chǔ)器資源、鎖相環(huán)資源、串行收發(fā)器資源和硬核微處理器資源等。

4、過度I/O口資源的消耗可能會(huì)導(dǎo)致2個(gè)問題：FPGA負(fù)荷過重，器件發(fā)熱嚴(yán)重，嚴(yán)重影響器件的速度性能、工作穩(wěn)定度和壽命，設(shè)計(jì)中要考慮器件的散熱問題；局部布線資源不足，電路的運(yùn)行速度明顯降低，有時(shí)甚至使設(shè)計(jì)不能適配器件，設(shè)計(jì)失敗。

5、器件中存儲(chǔ)器資源主要有2個(gè)用途：作高性能濾波器；實(shí)現(xiàn)小容量高速數(shù)據(jù)緩存。

6、面積優(yōu)先原則可以節(jié)省器件內(nèi)部的邏輯資源，盡可能地使用串行邏輯結(jié)構(gòu)，但是以犧牲速度為代價(jià)；而速度優(yōu)先原則保證了器件的整體工作速度，即盡可能地使用并行邏輯結(jié)構(gòu)，但是以犧牲邏輯資源為代價(jià)。

7、添加約束的原則為先附加全局約束，再補(bǔ)充局部約束，而且局部約束比較寬松。其目的是在可能的地方盡量放松約束，提高布線成功概率，減少ISE布局布線時(shí)間。典型的全局約束包括周期約束和偏移約束。

8、在添加全局時(shí)序約束時(shí)，需要根據(jù)時(shí)鐘頻率劃分不同的時(shí)鐘域，添加各自的周期約束；然后對(duì)輸入輸出端口信號(hào)添加偏移約束，對(duì)片內(nèi)邏輯添加附加約束。

9、附加時(shí)鐘周期約束的兩種方法：簡易方法和推薦方法。簡易方式是直接將周期約束附加到寄存器時(shí)鐘網(wǎng)線上，其語法為：[約束信號(hào)] PERIOD = {周期長度} {HIGH | LOW} [脈沖持續(xù)時(shí)間]；其中[]內(nèi)的內(nèi)容為可選項(xiàng)，{}中的內(nèi)容為必選項(xiàng)，“|”表示選擇項(xiàng)。如：Net clk_100MHz period = 10ns High 5ns。推薦方法常用于約束具有復(fù)雜派生關(guān)系的時(shí)鐘網(wǎng)絡(luò)，其語法為：TIMESPEC TS_idenTIfier = PERIOD TNM_reference {周期長度} {HIGH | LOW} [脈沖持續(xù)時(shí)間]。如：NET clk_50MHz = syn_clk; TIMESPECT TS_sync_clk = PERIOD sync_clk 20 HIGH 10。TIMESPEC利用識(shí)別符定義派生時(shí)鐘的語法為：TIMESPEC TS_identifier2 = PERIOD timegroup_name TS_identifier1 [* | /] 倍數(shù)因子 [+ | -] phasevalue [單位]。（詳見FPGA開發(fā)全攻略第45頁）。

10、造成時(shí)序性能差的直接原因可分為三類：布局較差、邏輯級(jí)數(shù)過多以及信號(hào)扇出過高。