應用材料公司推出DRAM微縮領域的材料工程解決方案

應用材料公司近日宣布推出一系列材料工程解決方案，為存儲客戶提供三種全新進一步微縮DRAM的方法，并加速改善芯片性能、功率、面積、成本和上市時間（即：PPACt）。

●   全新Draco?硬掩模材料與Sym3^? Y刻蝕系統(tǒng)協(xié)同優(yōu)化，以加速DRAM電容器微縮

●   DRAM制造商采用應用材料公司首創(chuàng)的低k介電材料Black Diamond?以克服邏輯節(jié)點中的互連微縮挑戰(zhàn)

●   高k金屬柵極晶體管現已被引入先進的DRAM設計中，從而在提升性能、降低功率的同時，通過縮小外圍邏輯器件來減少面積、降低成本

全球經濟的數字化轉型正在催生對DRAM創(chuàng)紀錄的需求。物聯(lián)網創(chuàng)造了數千億臺新的邊緣計算設備，推動著數據上云處理的指數級增長。因而，行業(yè)迫切需要在DRAM微縮領域取得突破，以減少芯片面積和成本，同時提高運行速度、降低功率。

應用材料公司正與DRAM客戶合作，將三種材料工程解決方案商業(yè)化。這三種解決方案不僅創(chuàng)造了新的微縮方式，也提升了性能和功率。這些解決方案針對的是DRAM芯片的三個方面：存儲電容器、互連布線和邏輯晶體管。這些解決方案現已投入大規(guī)模量產，預計未來幾年將為應用材料公司的DRAM業(yè)務帶來顯著營收增長。

應用材料公司全新的材料工程解決方案可助力DRAM性能提升30%、功率降低15%、面積減少20%

推出應用于電容器微縮的Draco?硬掩模

在DRAM芯片中，超過55%的晶粒面積被存儲陣列占據，提高存儲陣列的密度是降低每比特成本的最有效手段。數據以電荷形式存儲在垂直排列的圓柱形電容器中，要想容納足夠數量的電子，電容器需具備盡可能大的表面積。DRAM制造商在縮小電容器直徑的同時也會拉長其高度，以將電容器表面積最大化。而這也給DRAM微縮帶來了新的技術挑戰(zhàn)：電容器深孔的刻蝕可能會超過“硬掩?！辈牧系臉O限。硬掩模作為確定每個孔洞位置的模板，如果因為太薄被蝕穿，圖案就會被毀壞?？墒禽^厚的硬掩模也不適用，因為當硬掩模和電容器孔洞的總體深度超出一定限度時，刻蝕副產品會殘留，導致彎曲、扭曲和深度不均。

為此，應用材料公司推出了Draco?解決方案。這是一種新型硬掩模材料，已經過協(xié)同優(yōu)化可與應用材料公司的Sym3? Y刻蝕系統(tǒng)在其PROVision^? 電子束測量和檢測系統(tǒng)監(jiān)控的流程中配合使用，其中PROVision? 電子束系統(tǒng)每小時可進行近50萬次測量。Draco硬掩模將刻蝕選擇比提高了30%以上，使得掩模更薄。Draco硬掩模和Sym3 Y的協(xié)同優(yōu)化包括先進的射頻脈沖優(yōu)化，可使刻蝕與副產品去除同步進行，從而令成像孔洞呈完美圓柱形且筆直均勻。PROVision 電子束系統(tǒng)可為客戶提供硬掩模關鍵尺寸均勻性的大量、即時可執(zhí)行數據，這正是電容器均勻性的關鍵所在。應用材料公司的解決方案為客戶提供了50%的局部關鍵尺寸均勻性提升，并將橋連缺陷降低了100倍，從而提升了良率。

應用材料公司半導體產品事業(yè)部集團副總裁Raman Achutharaman博士表示：“與客戶攜手快速解決材料工程挑戰(zhàn)的最佳方法是協(xié)同優(yōu)化相鄰步驟，并使用大量測量和人工智能來優(yōu)化工藝變量。”

將Black Diamond^?低k介電引入DRAM市場

DRAM微縮的第二個關鍵方法是減少互連布線所需的晶粒面積，互連布線用于在存儲器陣列間來回傳遞信號。每條金屬線被絕緣介電材料環(huán)繞，以防止數據信號之間產生干擾。在過去25年里，DRAM制造商一直將兩種硅氧化物——硅烷或四乙氧基硅烷（TEOS）中的一種用作介電材料。盡管介電層不斷減薄使得DRAM晶粒尺寸縮小，但這也帶來了新的技術挑戰(zhàn)：如今，介電層太薄，無法防止金屬線之間發(fā)生電容耦合，信號產生相互干擾，導致功率升高、性能降低、熱量提升和可靠性風險增加。

為此，應用材料公司提出了Black Diamond^?解決方案，這是一種首先被用于先進邏輯器件的低k介電材料。伴隨DRAM設計面臨同樣的微縮挑戰(zhàn)，應用材料公司正在著力使Black Diamond^?適應DRAM市場，并將其搭載在生產效率極高的Producer^? GT平臺上。適用于DRAM的Black Diamond^?使得互連線更加纖小緊湊，能以數千兆赫的速度在芯片中傳輸信號，不受干擾并且功率更低。

高k金屬柵極晶體管可優(yōu)化DRAM的性能、功率、面積和成本

DRAM微縮的第三個關鍵方法是提升芯片外圍邏輯器件中使用的晶體管的性能、功率、面積和成本，幫助驅動高性能DRAM（如基于新DDR5規(guī)范的DRAM）所需的輸入輸出（I/O）操作。

直至今日，DRAM仍使用基于多晶硅和氧化硅介電層的晶體管，這種晶體管在邏輯器件代工中為28納米節(jié)點所淘汰，因為柵極介電層的極度減薄會導致電子泄漏，從而浪費功率并限制性能。邏輯芯片制造商采用高k金屬柵極（HKMG）晶體管，用金屬柵極代替多晶硅，用氧化鉿代替氧化硅介電層（氧化鉿是一種可改善柵極電容、漏電流和器件性能的材料）。如今，存儲器制造商正在將HKMG晶體管設計用于先進的DRAM，以優(yōu)化性能、功率、面積和成本。如邏輯器件一樣，在DRAM中，HKMG將隨著時間的推移而取代多晶硅晶體管。

這種DRAM的技術變革為應用材料公司創(chuàng)造了增長機遇。制造更復雜、更精細的HKMG材料堆疊頗具挑戰(zhàn)，使用應用材料公司的Endura^? Avenir? RFPVD系統(tǒng)對相鄰的工藝步驟進行不破真空的連續(xù)處理已成為行業(yè)首選解決方案。HKMG晶體管還受益于應用材料公司的外延沉積技術，如：Centura^? RP Epi和薄膜處理技術（包括RadOx? RTP、Radiance^? RTP和DPN，這些技術用于微調晶體管特性以獲得最佳性能）。

Achutharaman博士補充道：“Draco硬掩模和Black Diamond低k介電材料已被全球多個領先DRAM客戶采用，第一批HKMG DRAM現已問市。隨著這些DRAM解決方案成為主流，應用材料公司預計未來幾年的營收將增長數十億美元?！?/p>

關于這些技術增長前景的更多信息已在美國時間5月5日舉行的應用材料公司2021年存儲大師課上提供。