基于AXIe中PCIe高帶寬及多模塊的高速同步圖形傳輸系統(tǒng)

　　AXIe 大部分獨(dú)特的功能都被圖形傳輸系統(tǒng)所采用，包括：機(jī)構(gòu)設(shè)計(jì)及組裝、硬件平臺(tái)管理及監(jiān)控機(jī)制、電源分配機(jī)制、主動(dòng)散熱系統(tǒng)以及數(shù)據(jù)傳輸接口。

　　E-Beam系統(tǒng)機(jī)箱內(nèi)為較為復(fù)雜的同步化，須利用 AXIe STRIG 及 SYNC 信號(hào)，如此可確保點(diǎn)觸發(fā)系統(tǒng)達(dá)成規(guī)定的各槽極精確與低抖動(dòng)的同步化。

　　通道間時(shí)鐘偏移 （Channel-to-channel skew）

　　E-Beam 系統(tǒng)的硬件設(shè)計(jì)可確保通道間的時(shí)鐘偏移最大不超過(guò) 2ns。自外部同步信號(hào)產(chǎn)生器開(kāi)始，低偏移扇形輸出緩沖器（fan-out buffer）即用于外部同步信號(hào)產(chǎn)生器之中，做為將工作頻率及同步信號(hào)分配到各機(jī)箱切換模塊的用途。另外，切換模塊除提供 PCIe總線自動(dòng)切換功能外，也負(fù)責(zé)切換 STRIG、SYNC及相關(guān)頻率信號(hào)，將這些同步信號(hào)分配到各插槽上的數(shù)據(jù)傳輸模塊。在數(shù)據(jù)傳輸模塊方面，除特別注意各頻率及數(shù)據(jù)信號(hào)在PCB上布線都須使用相等路徑長(zhǎng)度外，在電路輸出部分也都采用低偏移緩沖器。最后處理過(guò)的數(shù)據(jù)會(huì)由Avago 平行光纖發(fā)射器 （AFB-810BHZ-TX） 輸出。綜合考慮 FPGA 內(nèi)部繞線及制程、光纖、連接器及 PCB 路徑等因素后，計(jì)算所得的總體通道間時(shí)鐘偏移可小于 1ns 以下。

　　高帶寬圖形傳輸

　　除了跨 10 個(gè)機(jī)箱下嚴(yán)格的通道間歪斜的要求之外，系統(tǒng)還要求能夠?qū)崟r(shí)傳輸大量數(shù)據(jù)到光纖輸出通道。各圖形傳輸模塊配備四組高性能的 FPGA；一顆負(fù)責(zé)PCIe驅(qū)動(dòng)接口，另外三顆各負(fù)責(zé) 24 個(gè)光纖通道的驅(qū)動(dòng)接口，即單一數(shù)據(jù)傳輸模塊可提供 72 個(gè)光纖輸出通道。

　　集成電路圖案數(shù)據(jù)先自 RAID 磁盤(pán)陣列讀出后加載主板刀鋒服務(wù)器的內(nèi)存，再經(jīng)由PCIe 總線做直接內(nèi)存存取（DMA， direct memory access）傳輸?shù)絺€(gè)別的數(shù)據(jù)傳輸模塊。數(shù)據(jù)傳輸模塊上的 PCIe FPGA 接收 DMA 數(shù)據(jù)并存入模塊上的閃存，然后再傳輸?shù)礁鲌D形傳輸 FPGA 對(duì)應(yīng)的 DDR3 內(nèi)存儲(chǔ)存。圖形傳輸 FPGA 內(nèi)建有客戶(hù)自定的解壓縮算法，解壓縮后的數(shù)據(jù)會(huì)通過(guò)光學(xué)發(fā)射器做同步數(shù)據(jù)輸出。示意圖請(qǐng)參見(jiàn)圖 5：

　　其中DDR3 內(nèi)存切割為兩個(gè)區(qū)塊，以便實(shí)現(xiàn)「乒乓（ping-pong）」技術(shù)，也就是可讓大量數(shù)據(jù)同時(shí)間進(jìn)出內(nèi)存以?xún)?yōu)化讀/寫(xiě)帶寬。各光纖輸出通道的圖形檔案大小可達(dá) 300MB，換句話說(shuō)，一個(gè)插滿(mǎn)12張數(shù)據(jù)傳輸模塊的機(jī)箱總共會(huì)需約260GB的檔案大小。

　　先前提到符合經(jīng)濟(jì)效益的產(chǎn)出標(biāo)準(zhǔn)為每6分鐘要完成一片晶圓，所以整體上會(huì)需要至少725MB/秒的連續(xù)數(shù)據(jù)帶寬，通過(guò)這樣的運(yùn)作模式，另一組完全不同的晶圓電路圖文件，也可在前片晶圓制作完成前可完成下載，以實(shí)現(xiàn)少量多樣的高性能產(chǎn)出。