低功耗6管SRAM單元設計方案

=1，BL=0，Q點開始充電到1(此時由于NMOS管傳遞的是弱1)，從而打開M4管，使Qbar=0，同時正反饋打開M2管，將Q點保持在強1;相反，寫0操作的時候，位線

放電到

=0，打開字線WL，Q=0，同時打開M3管，Qbar=1。在結束寫操作后，單元進入空閑模式。

　　(3)讀循環(huán)

　　讀操作主要由M5，M6管負責，Qbar連接到M5管的柵極，BL充電到高電平。讀1的時候，Q=1，Qbar=0，M5關閉的，因而靈敏放大器從BL讀出的是1;當讀0操作的時候，WL字線關閉的，RL開啟，Q=0，Qbar=1，管子M5開啟，M5管和M6管共同下拉BL，讀出數(shù)據(jù)0。在結束讀操作后，單元進入空閑模式。

2.1 噪聲容限

　　噪聲容限是在沒有引起單元翻轉(zhuǎn)前提下引入存儲節(jié)點的最大噪聲電壓值。在讀操作的時候，噪聲容限對于單元的穩(wěn)定性更加重要，因為在傳統(tǒng)的SRAM中讀噪聲容限和讀的電流是沖突的，提高讀電流速度的同時會降低讀噪聲容限為代價，所以在傳統(tǒng)SRAM結構中，讀電流和讀噪聲容限不可以分開獨立調(diào)節(jié)，兩者是相互影響制約的。而新結構采用獨立的讀電流路徑，不包括存儲節(jié)點，因而在讀操作的時候，位線上的電壓波動和外部噪聲幾乎不會對存儲節(jié)點造成影響，從而大大的增加了讀噪聲容限。

　　2.2 漏電流

　　從以上分析可知，當數(shù)據(jù)存0的時候，新型6T-SRAM是通過M1管的亞閾值電流來保持數(shù)據(jù)的;當數(shù)據(jù)存1的時候，由于M2，M4的正反饋作用，并且在空閑狀態(tài)下M1處于亞閾值導通狀態(tài)，所以存在從電源電壓到地的通路，這些都會導致漏電流的增加圖3顯示了這條路徑。在大部分數(shù)據(jù)和指令緩存器中，所存的值為0居多，分別占到75%和64%。基于這些考慮，在標準0.18μm CMOS工藝下，對普通6T-SRAM和新型6T-SRAM進行了平均漏電流仿真。傳統(tǒng)6T-SRAM漏電流為164 nA，新型6T-SRAM漏電流為179 nA，新型SRAM比傳統(tǒng)的大9%，這是可以接受的范圍因為新型SRAM采用漏電流保持技術，從而不需要數(shù)據(jù)的刷新來維持數(shù)據(jù)，另外漏電泄露不會在Q點產(chǎn)生過高的浮空電壓，因而數(shù)據(jù)更加穩(wěn)定。

　　2.3 功耗