直接數(shù)字頻率合成器（DDS）應(yīng)用的頻率規(guī)劃

dds基本知識與頻率規(guī)劃的意義
dds被定義為是一種由固定頻率參考時(shí)鐘源產(chǎn)生正弦波的數(shù)字技術(shù)。需要注意的是，參考時(shí)鐘源的動(dòng)態(tài)性能會直接影響到dds的輸出頻譜。dds有如下優(yōu)點(diǎn)：

⑴ dds的輸出頻率是數(shù)字可調(diào)的，它具有小于1hz的頻率分辨率。

⑵ 輸出正弦波的相位是數(shù)字可調(diào)的，該特性對于那些需要多個(gè)dds互相同步的應(yīng)用非常有用。

dds在結(jié)構(gòu)上由三部分構(gòu)成：⑴ 累加器；⑵ 角度幅度轉(zhuǎn)換器，它將數(shù)字相位值轉(zhuǎn)換為數(shù)字幅度值；⑶ 數(shù)模轉(zhuǎn)換器。adi公司所有dds的dac都是電流輸出形式。

dds頻率規(guī)劃是指在應(yīng)用范圍內(nèi)提供最佳動(dòng)態(tài)性能的一種嘗試，對于許多應(yīng)用來說，這就意味著在感興趣的帶寬內(nèi)提供最大的無雜散動(dòng)態(tài)范圍，或者稱作sfdr。為了獲得最大的sfdr值，需要進(jìn)行一些dds頻率規(guī)劃。一個(gè)好的頻率規(guī)劃首先是要根據(jù)應(yīng)用所給定的性能標(biāo)準(zhǔn)選擇合適的dds器件，然后規(guī)劃并預(yù)算出dds的主要雜散源。

頻率規(guī)劃的主要內(nèi)容及其操作

頻率規(guī)劃的內(nèi)容主要有以下幾方面：

1. dds主要雜散源的判定、內(nèi)容判定、主要雜散源的框圖。

2. dds參考時(shí)鐘的重要性。

3. 利用簡單的公式或模型預(yù)測dds所有雜散的頻率位置。

4. 相位截?cái)嚯s散，相位幅度轉(zhuǎn)換雜散和參考時(shí)鐘雜散的幅度估計(jì)?？梢苑浅＝频氐玫竭@些雜散的幅度。

5. dac斜波雜散，用一個(gè)簡單的模型進(jìn)行模擬。

6. 數(shù)字開關(guān)的饋通信號雜散。

以上操作的目的是為了得到最大的sfdr。
頻率規(guī)劃一般需要確定四種雜散源，它們是參考時(shí)鐘源，相位截短，角度幅度轉(zhuǎn)換和dac非線性。每一種雜散源，它們的頻率位置都是可以預(yù)測的。

參考時(shí)鐘對dds輸出的影響：

⑴ 參考時(shí)鐘性能會直接影響到dds的輸出性能。

⑵ 參考時(shí)鐘的雜散頻率會以相同的固定頻率偏移傳遞到dds的輸出。

⑶ 參考時(shí)鐘的噪聲會以相同的方式傳遞到dds的輸出。

⑷ dds輸出的參考時(shí)鐘雜散或噪聲的幅度會隨著控制字的減小而減小?？梢杂孟率奖磉_(dá)： dbc=20log(ref clk/dds output)

⑸ 如果使用了內(nèi)置參考時(shí)鐘倍頻器，參考時(shí)鐘的所有噪聲和雜散都會在pll環(huán)路帶寬內(nèi)按照下式放大：

dbc=20log(ref clk 的倍頻數(shù)，數(shù)值為4~20)。

在知道了參考時(shí)鐘的這些影響后，便能夠很快地確定dds輸出中的雜散會不會是由參考時(shí)鐘引起的。

相位截短對dds輸出的影響：

相位截短的原因是相位累加器在每個(gè)參考時(shí)鐘周期中沒有將所有的相位信息送給角度幅度轉(zhuǎn)換器。相位截短對dds輸出的影響：

⑴ 相位截短會對dds輸出產(chǎn)生相位調(diào)制。

⑵ 丟棄的比特位的內(nèi)容并不會被相位累加器丟棄。 ⑶ dds輸出的頻率分辨率由控制字的全字長決定，并不受相位截短的影響。

⑷ 相位截短雜散的頻率位置是可以預(yù)測的。

⑸ 相位截短雜散的幅度與送入角度幅度轉(zhuǎn)換器的相位字長n有關(guān)，可以表示為dbc=-6.02n

相位幅度轉(zhuǎn)換對dds輸出雜散的影響

這種雜散的幅度在dds輸出雜散中居第二位。相位幅度轉(zhuǎn)換對dds輸出雜散的影響：

⑴ 有限的幅度分辨率在dac的輸入端產(chǎn)生一個(gè)幅度誤差信號，它調(diào)制dds輸出。

⑵ 相位幅度轉(zhuǎn)換引起的最大雜散的頻率位置可以預(yù)測。這類預(yù)測方法是最新才找到的。

⑶ 最大雜散與基頻的諧波有關(guān)。這是預(yù)測其頻率位置的關(guān)鍵因素。

⑷ 最大雜散的幅度通常會比dac的量化噪聲大約低12dbc或更多，具體數(shù)值取決于相位轉(zhuǎn)換器的結(jié)構(gòu)。

dac對輸出信號雜散頻率的影響

dac雜散主要是由dac的非理想開關(guān)特性和直流非線性引起的。它們會將這些雜散頻率的能量分配到基波的較低次基波諧波中，這是預(yù)測雜散頻率位置的關(guān)鍵。dac對輸出信號雜散頻率的影響：

⑴ dac通常是造成dds輸出中最大雜散的因素。

⑵ dac非線性誤差和非理想開關(guān)特性是造成最大雜散的原因。二者都會產(chǎn)生諧波失真。

⑶ 大部分的諧波失真能量都集中在基頻的低次諧波上，主要是二次和三次諧波。 ⑷ 隨著基頻頻率的增大，非理想開關(guān)特性成為引起諧波失真增大的主要原因。

一般地，得到最大sfdr的關(guān)鍵是找到參考時(shí)鐘頻率和頻率控制之間的最佳比例關(guān)系。

數(shù)字開關(guān)饋通雜散

dds內(nèi)部的數(shù)字信號的高擺率能夠產(chǎn)生瞬時(shí)噪聲耦合到dac的輸出，但這種噪聲耦合是不能消除的。同樣來自外部噪聲源的耦合也不能消除。它們都會影響dds輸出的頻譜。但這些噪聲通?？梢酝ㄟ^改善pcb的布線來解決。

數(shù)字開關(guān)饋通雜散的主要影響是：

⑴ 片上的數(shù)字時(shí)鐘或外置時(shí)鐘都會影響到dds的 輸出頻譜。

⑵ 這些時(shí)鐘會對參考時(shí)鐘進(jìn)行相位調(diào)制，對dac輸出進(jìn)行幅度調(diào)制，從而引起基頻周圍的混疊分量。

⑶ 好的pcb布線有一定的改善作用。好的pcb布線包括使用大面積的接地層和電源層，分開模擬和數(shù)字電源，旁路電路盡可能靠近電源引腳。

⑷ 輸入?yún)⒖紩r(shí)鐘和dac的輸出為差分方式，可以降低共模噪聲。

表1總結(jié)了可預(yù)測的影響dds的五個(gè)雜散源。