基于單片機(jī)的數(shù)字通信系統(tǒng)位同步提取

在數(shù)字通信系統(tǒng)中，發(fā)送端按照確定的時間順序，逐個傳輸數(shù)碼脈沖序列中的每個碼元。而在接收端必須有準(zhǔn)確的抽樣判決時刻才能正確判決所發(fā)送的碼元，因此，接收端必須提供一個確定抽樣判決時刻的定時脈沖序列。這個定時脈沖序列的重復(fù)頻率必須與發(fā)送的數(shù)碼脈沖序列一致，同時在最佳判決時刻(或稱為最佳相位時刻)對接收碼元進(jìn)行抽樣判決。可以把在接收端產(chǎn)生這樣的定時脈沖序列稱為碼元同步，或稱位同步。
實(shí)現(xiàn)位同步的方法和載波同步類似，有直接法(自同步法)和插入導(dǎo)頻法(外同步法)兩種，而直接法又分為濾波法和鎖相法。本文介紹的方法就是用直接法中的鎖相環(huán)實(shí)現(xiàn)的。
1 數(shù)字鎖相位同步提取原理
數(shù)字通信系統(tǒng)接收端位同步提取通常采用如圖1所示的數(shù)字鎖相環(huán)DPLL(Digital Phase Locked Loop)。DPLL包括3個部件：

(1)數(shù)字鑒相器DPD(Digital Phase Ditector)比較接收碼元與本地DCO輸出的位同步時鐘相位，輸出反映相位差的數(shù)字信號。
(2)數(shù)字環(huán)路濾波器DLF(Digital Loop Filter)對DPD輸出相位誤差數(shù)字信號濾波，去掉隨機(jī)噪聲的影響，輸出較準(zhǔn)確的相位誤差數(shù)字信號。
(3)數(shù)控振蕩器DCO(Digital Controlled Oscillator)是數(shù)字電路構(gòu)成的振蕩器，輸出與接收碼元相同速率的位同步時鐘脈沖CLK，其相位受相位誤差數(shù)字信號控制可提前或推遲，最后與接收碼元相位鎖定。
DPD及DCO是構(gòu)成數(shù)字鎖相環(huán)必不可少的部件，DLF可視需要而加入。3個部件各由多種形式的電路組成不同的數(shù)字鎖相環(huán)。最典型的數(shù)字鎖相環(huán)為超前-滯后型數(shù)字鎖相環(huán)，又稱為微分整流型數(shù)字鎖相環(huán)，在碼速率不高時可由圖2所示單片機(jī)系統(tǒng)實(shí)現(xiàn)。圖中，邊緣檢測又稱為過零檢測，它將輸入數(shù)據(jù)信號DK1放大整形后，再將其跳變沿(整形前的過零點(diǎn))變換為窄脈沖ZCD，送至單片機(jī)的外部中斷輸入端INT1。邊緣檢測中的延時電路可用幾級門實(shí)現(xiàn)。微分整流電路與邊緣檢測電路具有相同功能。