基于單片機的數(shù)字通信系統(tǒng)位同步提取
加入技術(shù)交流群
有DLF的數(shù)字鎖相環(huán)，調(diào)整相位的速率要比無DLF的低，故同步帶比式(5)小。
由式(1)、式(2)、式(5)可知，3個性能指標(biāo)都取決于DCO周期調(diào)整步距δ：δ愈大，同步帶愈大，同步建立時間愈短，但相位誤差卻增大了。所以δ應(yīng)折中選取，在保證鎖相環(huán)路能鎖定(同步)的前提下，δ盡可能取小些，以減小相位誤差。
本設(shè)計采用單片機芯片實現(xiàn)數(shù)字電路相關(guān)器件，簡化了相關(guān)器件復(fù)雜的邏輯電路設(shè)計，降低了系統(tǒng)的功耗和成本，提高了系統(tǒng)的可靠性。實現(xiàn)位同步的方法很多，本文討論的是采用數(shù)字鎖相環(huán)技術(shù)來提取位同步信號。在位同步提取中，如何縮小同步建立時間、降低位誤差及增大同步保持時間是好的位同步設(shè)計的努力方向。
參考文獻(xiàn)
[1] 湛洪然.單品機原理及實訓(xùn)教程[M].北京：北京師范大學(xué)出版社，2008.
[2] 樊昌信.通信原理[M].北京：國防工業(yè)出版社，2001.
[3] 張厥盛，鄭繼禹.鎖相環(huán)技術(shù)[M].西安：西安電子科技大學(xué)出版社，1994.
[4] 田智生.基于鎖相環(huán)的精確自動增益控制電路[J].現(xiàn)代電子技術(shù)，2005，28(3)：16-17.
[5] 畢成軍.基于FPGA的位同步信號提取[J].現(xiàn)代電子技術(shù)，2006，20(4)：121-123.
數(shù)字通信相關(guān)文章:數(shù)字通信原理
評論