基于A(yíng)DS1298與FPGA的高性能腦電信號(hào)采集系統(tǒng)

　　本文利用ADS1298芯片的高精度，以FPGA為主控制芯片，通過(guò)將工頻陷波、帶通濾波等模擬部分轉(zhuǎn)移到數(shù)字側(cè)，在保證性能的前提下簡(jiǎn)化腦電信號(hào)放大與調(diào)理的模擬電路，實(shí)現(xiàn)便攜式腦電信號(hào)的采集。

　　0 引言

　　腦電信號(hào)(EEG)是一種典型的生物電信號(hào)，是大腦皮層腦神經(jīng)細(xì)胞電活動(dòng)的總體反映，其中包含了大量的生理和病理信息，是臨床檢測(cè)的重要生理參數(shù)之一，也是認(rèn)知科學(xué)、腦機(jī)接口和警覺(jué)度等領(lǐng)域研究的重要手段。由于傳統(tǒng)腦電信號(hào)采集設(shè)備都比較龐大，不便于腦電信號(hào)的適時(shí)獲取，因此研究便攜式腦電信號(hào)采集設(shè)備具有重要意義。

　　腦電信號(hào)采集系統(tǒng)主要包括信號(hào)放大與調(diào)理、模數(shù)轉(zhuǎn)換、信號(hào)處理與傳輸?shù)?。由于人體的阻抗高且變化大，腦電信號(hào)又很微弱，外部環(huán)境的干擾很大，因此腦電信號(hào)采集系統(tǒng)的放大與調(diào)理電路比較復(fù)雜，通常要包括高輸入阻抗和高共模抑制比的前級(jí)放大、帶通濾波、工頻陷波、多級(jí)放大等，導(dǎo)致體積大功耗高。模數(shù)轉(zhuǎn)換的精度和速率也決定了腦電信號(hào)采集系統(tǒng)的性能，采用10位的模數(shù)轉(zhuǎn)換芯片，或者采用ADI公司最高采樣率1.25 MBPS的12位AD1671芯片，或者采用16位模/數(shù)轉(zhuǎn)換芯片。采用單片機(jī)、ARM和DSP作為控制器件的系統(tǒng)中，一般只能完成數(shù)據(jù)采集和處理較為單一的功能，其中以DSP的數(shù)據(jù)處理能力最強(qiáng)。相比之下，采用FPGA 作為主控芯片通過(guò)硬件描述語(yǔ)言編程可以靈活地進(jìn)行配置，實(shí)現(xiàn)對(duì)多通道數(shù)據(jù)的并行處理，同時(shí)能將多個(gè)功能在單芯片上實(shí)現(xiàn)，基于FGPA和ADS1258設(shè)計(jì)了集成有視覺(jué)、聽(tīng)覺(jué)和體感刺激信號(hào)源與16通道腦電信號(hào)采集功能的誘發(fā)電位儀。腦電信號(hào)傳輸?shù)氖侄我訮CI總線(xiàn)、USB等有線(xiàn)方式為主，無(wú)線(xiàn)方式傳輸速率較低，但更易于便攜式設(shè)計(jì)，因此可以針對(duì)特定的應(yīng)用。

　　ADS1298是TI公司近年推出的一款針對(duì)心電和腦電信號(hào)采集的24位專(zhuān)用模數(shù)轉(zhuǎn)換芯片，本文利用該芯片的高精度，以FPGA為主控制芯片，通過(guò)將工頻陷波、帶通濾波等模擬部分轉(zhuǎn)移到數(shù)字側(cè)，在保證性能的前提下簡(jiǎn)化腦電信號(hào)放大與調(diào)理的模擬電路，實(shí)現(xiàn)便攜式腦電信號(hào)的采集。

　　1 系統(tǒng)結(jié)構(gòu)

　　本文提出的腦電信號(hào)采集系統(tǒng)包括信號(hào)采集、模數(shù)轉(zhuǎn)換和數(shù)據(jù)傳輸三個(gè)部分。腦電信號(hào)采集系統(tǒng)的總體框圖如圖1所示。

　　預(yù)處理電路包含RC低通濾波和過(guò)壓保護(hù)電路，對(duì)腦電極采集到的信號(hào)進(jìn)行低通濾波和過(guò)壓保護(hù)后直接送入到ADS1298模數(shù)轉(zhuǎn)換器中進(jìn)行模/數(shù)轉(zhuǎn)換。右腿驅(qū)動(dòng)電路主要是用來(lái)抑制共模干擾，由ADS1298 內(nèi)部的RLD電路以及外部的電容電阻構(gòu)成的反向放大濾波電路組成。

　　系統(tǒng)采用FPGA作為主控制芯片，利用硬件描述性語(yǔ)言來(lái)編寫(xiě)配置I/O 口成通用串行SPI接口，與高精度多通道的模數(shù)轉(zhuǎn)換芯片ADS1298 的SPI 接口相連實(shí)現(xiàn)通信，從而控制ADS1298 將腦電極采集到的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，經(jīng)過(guò)濾波陷波處理后存儲(chǔ)在SDRAM中，作為采集數(shù)據(jù)的緩沖部分，以便為后續(xù)的傳輸模塊做準(zhǔn)備。

　　數(shù)據(jù)傳輸模塊主要是采用FPGA配置I/O口作為以太網(wǎng)接口芯片DM9000A的控制接口，并與DM9000A的控制接口串聯(lián)，實(shí)現(xiàn)其邏輯控制;采用UDP 協(xié)議將從SDRAM中讀取的數(shù)據(jù)打包，通過(guò)RJ45網(wǎng)絡(luò)接口，傳輸?shù)缴衔粰C(jī)。8個(gè)通道1 kHz的采樣率，理論上需要192 Kb/s的傳輸速率，以太網(wǎng)口10/100M的傳輸速率完全能滿(mǎn)足需要。

　　2 硬件電路設(shè)計(jì)

　　2.1 腦電信號(hào)采集預(yù)處理電路

　　人體自發(fā)的腦電信號(hào)的幅值很小，一般為5~100 μV，而誘發(fā)腦電信號(hào)的幅值更小，只為2 μV左右。

　　TI的ADS1298是24位、8通道差分輸入模/數(shù)轉(zhuǎn)換芯片，最大共模抑制比可達(dá)115 dB，直流輸入阻抗1 GΩ，在內(nèi)部增益設(shè)置為12 倍和參考電壓VREF =2.4 V 的條件下，信號(hào)分辨率為：

　　因此，將腦電信號(hào)不經(jīng)過(guò)放大和調(diào)理直接經(jīng)過(guò)簡(jiǎn)單的低通濾波后進(jìn)行模數(shù)轉(zhuǎn)換仍可以滿(mǎn)足需要，故預(yù)處理電路設(shè)計(jì)如圖2所示，其頻率響應(yīng)函數(shù)為：