基于FPGA的短波發(fā)射機(jī)自動(dòng)調(diào)諧系統(tǒng)的設(shè)計(jì)

　　2．2 控制單元

　　在本設(shè)計(jì)中調(diào)節(jié)的執(zhí)行機(jī)構(gòu)選擇的是步進(jìn)電機(jī)，步進(jìn)電機(jī)的角位移量與輸入脈沖嚴(yán)格成正比關(guān)系，具有良好的開環(huán)跟隨性，沒有累計(jì)誤差，定位精度高、動(dòng)態(tài)響應(yīng)、反向快，而且通過驅(qū)動(dòng)器的細(xì)分，其性能可以大幅提高。

　　自動(dòng)調(diào)諧主控單元所采用的FPGA是FLEX10K，其擁有獨(dú)特的邏輯實(shí)現(xiàn)結(jié)構(gòu)—嵌入式陣列和邏輯陣列，每個(gè)嵌入式陣列由EABs組成，這些EABs可以非常靈活地實(shí)現(xiàn)ROMs、同步和異步FIFOs、雙口RAM等，并可實(shí)現(xiàn)在線重配置。本系統(tǒng)采用自頂向下的設(shè)計(jì)方法，由多個(gè)具有特殊功能的邏輯宏單元構(gòu)成。

　　主要模塊如下：

　　(1)時(shí)鐘脈沖發(fā)生器宏單元：對于輸入為16MHZ的標(biāo)準(zhǔn)工作頻率，通過計(jì)數(shù)方式使其16、10分頻等，直至產(chǎn)生0.5HZ的標(biāo)準(zhǔn)時(shí)鐘脈沖輸出。0.5HZ—1MHZ的時(shí)鐘輸出以備適用于不同觸發(fā)器的時(shí)鐘頻率。

　　(2)碼制轉(zhuǎn)換宏單元：對A/D采集的數(shù)據(jù)進(jìn)行轉(zhuǎn)換、送顯示。

　　(3)工作頻率檢測宏單元：設(shè)計(jì)它的目的是為了檢測實(shí)際工作頻率是否合乎標(biāo)準(zhǔn)。通過八個(gè)計(jì)數(shù)器一秒內(nèi)累計(jì)的脈沖數(shù)來檢測實(shí)際高頻信號的工作頻率，八個(gè)計(jì)數(shù)器可檢測最高幾十兆的工作頻率。

　　(4)預(yù)置位置宏單元：預(yù)置位置宏單元輸出調(diào)諧元件的理論位置信息。此外，還有地址輸出宏單元、步進(jìn)電機(jī)正/反轉(zhuǎn)宏單元和八路選擇自鎖宏單元等。

　　以下是步進(jìn)電機(jī)控制宏單元的設(shè)計(jì)：由位置預(yù)置值與實(shí)際位置值之差來控制電機(jī)的正反轉(zhuǎn)；并可以控制電機(jī)的轉(zhuǎn)速（步進(jìn)電機(jī)采用細(xì)分控制），如當(dāng)預(yù)置值和實(shí)際值最高八位不等時(shí)，控制電機(jī)以高檔速度轉(zhuǎn)動(dòng)；當(dāng)最高八位相等而D4—D7四位不等時(shí)，控制電機(jī)以次高檔速度轉(zhuǎn)動(dòng)，以此類推根據(jù)不同的比較結(jié)果按不同的速度進(jìn)行快速的調(diào)整。其部分VHDL描述語言實(shí)現(xiàn)如下：