采用FPGA設(shè)計(jì)SDH光傳輸系統(tǒng)設(shè)備時(shí)鐘

　　采用銣鐘作為測(cè)試時(shí)鐘基準(zhǔn)源?；鶞?zhǔn)時(shí)鐘送TSP8500進(jìn)行跟蹤，同時(shí)送時(shí)間間隔分析儀。

　　TSP8500的系統(tǒng)時(shí)鐘sysclkout的參考源，通過(guò)CPU接口選定為時(shí)鐘基準(zhǔn)源送來(lái)的2.048MHz時(shí)鐘。由于系統(tǒng)時(shí)鐘sysclkout輸出為38.88MHz，不便于用時(shí)間間隔分析儀進(jìn)行測(cè)試，所以采用外同步時(shí)鐘ext_clk_out接口輸出2.048MHz時(shí)鐘送時(shí)間間隔分析儀進(jìn)行TIE曲線的測(cè)試；而ext_clk_out時(shí)鐘的參考源，則通過(guò)CPU接口選擇sysclkout時(shí)鐘。

　　在跟蹤模式下，圖2中的開(kāi)關(guān)K閉合，測(cè)試24小時(shí)后得到的MTIE/TDEV曲線，如圖3所示。

　　從圖3的測(cè)試結(jié)論來(lái)看，TSP8500跟蹤模式下的相位漂移特性滿足ITU-T G.813建議要求。

　　跟蹤24小時(shí)后，將圖2的開(kāi)關(guān)K斷開(kāi)，TSP8500的系統(tǒng)時(shí)鐘自動(dòng)進(jìn)入保持工作模式，繼續(xù)用時(shí)間間隔分析儀表測(cè)試24小時(shí)，得到保持模式下的MTIE/TDEV曲線，如圖4所示。

　　從圖4的測(cè)試結(jié)論來(lái)看，TSP8500芯片在保持模式下的相位漂移特性也滿足ITU-T G.813建議要求。

　　采用單片FPGA實(shí)現(xiàn)的SEC芯片TSP8500，輸出時(shí)鐘滿足其在SDH設(shè)備中應(yīng)用的要求，各項(xiàng)時(shí)鐘性能指標(biāo)完全滿足ITU-T G.813的相關(guān)建議要求。TSP8500芯片已在國(guó)內(nèi)某著名通訊設(shè)備廠商開(kāi)發(fā)的SDH設(shè)備中得到應(yīng)用。

　　另外，TSP8500芯片所采用的FPGA，其成本低于10＄，遠(yuǎn)低于商用SEC芯片的價(jià)格，且功能可靠，具有相當(dāng)高的性價(jià)比，有望得到更大規(guī)模的商用。