利用8051內(nèi)核使SoC設(shè)計不再復(fù)雜的模擬仿真

在前面描述中可以看到，在該芯片設(shè)計中由于采用標準的8051核，其指令系統(tǒng)和體系結(jié)構(gòu)基本沒有改變，但其中一些特殊寄存器與外圍模塊之間建立了映射關(guān)系，中斷源也得到了擴充。因此，驗證和仿真器的設(shè)計關(guān)鍵在于能否正確反映這些寄存器的狀態(tài)或通過寄存器控制這些外圍模塊的工作。

在系統(tǒng)芯片設(shè)計流程中，仿真器的設(shè)計與芯片設(shè)計同步甚至要提前，因此沒有現(xiàn)成的CPU芯片作仿真器核心；而簡單地將CPU與FSK、DTMF、CAS等功能芯片組合起來替代該CPU芯片，不能實現(xiàn)完全仿真和模擬，特別是無法獲得外圍模擬模塊的狀態(tài)。

在這里，我們采用FPGA和FSK、DTMF、CAS等功能芯片組合成模擬CPU來替代所設(shè)計的系統(tǒng)芯片，系統(tǒng)結(jié)構(gòu)可參照圖3。圖3中，8051核及數(shù)字接口部分由FPGA實現(xiàn)；CID部分中，F(xiàn)SK、DTMF、CAS、振鈴檢測等模塊則由相應(yīng)硬件模塊實現(xiàn)。

圖3 短消息系統(tǒng)芯片仿真方案圖

FSK、DTMF、CAS、振鈴檢測等模塊通過接口與FPGA中8051相應(yīng)寄存器對應(yīng)，這樣在這些外圍模塊動作的同時，在8051寄存器中都能正確映射；反之FPGA中相應(yīng)寄存器的改變，會引起這些外圍模塊的動作。

圖3是建立在通用8051仿真器上的短消息系統(tǒng)芯片仿真方案。模擬CPU模塊集成了FPGA和CID部分芯片和電路，該模塊采用與8051定義一致的引腳與仿真板相連。對于仿真板來說，該模塊的命令和操作與標準8051是一致的，因此通用的仿真和集成環(huán)境不需要改變。仿真接口由通用8051仿真接口和模擬CPU模塊中的CID外接信號共同組成，其引腳封裝定義與系統(tǒng)芯片一致。這樣通過通用仿真集成環(huán)境可以觀察和控制CID部分電路，從而實現(xiàn)了對整個短信息系統(tǒng)芯片的完全驗證和仿真。

采用該方法，具有以下優(yōu)點：

◇ 實現(xiàn)了對該SoC芯片系統(tǒng)功能的驗證;

◇ 完全兼容現(xiàn)有集成開發(fā)和仿真環(huán)境;

◇ 簡化了數(shù)?；旌显O(shè)計的驗證問題;

◇ 經(jīng)過改進，可以利用通用仿真器仿真和調(diào)試硬件、軟件;

◇ 由于FPGA可以隨著芯片的改進而重新編程，因此增大了設(shè)計和驗證的靈活性;

◇ 縮短了開發(fā)時間，加快芯片上市時間。

4 結(jié)論

利用該方案構(gòu)成的系統(tǒng)芯片驗證和仿真方案已經(jīng)在我們的設(shè)計中得到了應(yīng)用。事實上，利用該方案的思想不僅可以實現(xiàn)基于8051核系統(tǒng)芯片的驗證和仿真，其它系統(tǒng)芯片的驗證和仿真也是可以借鑒的。