電源工程師設(shè)計(jì)札記:輕松完成電源設(shè)計(jì)

　　所謂電源時(shí)序控制，是指以指定順序開(kāi)關(guān)電源。電源時(shí)序控制可以簡(jiǎn)單地基于既定的時(shí)間順序，或者一個(gè)電源的開(kāi)啟時(shí)間取決于另一個(gè)電源何時(shí)達(dá)到設(shè)定的閾值。電源跟蹤基于這樣一個(gè)事實(shí)：電源電壓無(wú)法（一般也不應(yīng)）瞬間改變。電源系統(tǒng)設(shè)計(jì)師可以利用這一特性，有效地控制系統(tǒng)中各電源相對(duì)于其它電源的斜率。電源跟蹤分為三類(lèi)：同步、比率和偏移。圖1中的四幅圖對(duì)時(shí)序控制、同步跟蹤、比率跟蹤和偏移跟蹤進(jìn)行了比較。

　　圖1a中，三個(gè)電源按一定的時(shí)間順序開(kāi)啟和關(guān)閉。首先是3.3 V電源開(kāi)啟，后續(xù)電源的開(kāi)啟和關(guān)閉延遲時(shí)間取決于應(yīng)用的需要。如果額定最大值要求電源按一定的順序激活，這種簡(jiǎn)單的時(shí)序控制技術(shù)將能確保有源器件的電壓不會(huì)超過(guò)額定最大值。舉例來(lái)說(shuō)，在ADC驅(qū)動(dòng)的放大器上電之前，我們必須保證ADC的電源存在，否則可能損壞ADC的前端。

　　圖1b顯示同步跟蹤情況，所有三個(gè)電源同時(shí)開(kāi)啟，并且以相同的速率彼此跟蹤，因此最低電源電壓首先建立，然后是較高的電源電壓。電源關(guān)斷以相反的方式進(jìn)行。這個(gè)例子很好地說(shuō)明了舊式FPGA或微處理器應(yīng)用中電源是如何接通的：首先激活較低的內(nèi)核電壓，然后接通輔助或I/O電源。稍后將以Xilinx Virtex-5 FPGA的同步跟蹤舉例說(shuō)明。

　　圖1c中，電源以不同的斜率上電。如前所述，能夠?qū)﹄娫吹男甭蔰V/dt進(jìn)行控制是一個(gè)非常有用的特性，它可以防止電路中去耦電容的大浪涌電流（充電電流）損壞器件。如果不加限制的話(huà)，浪涌電流可能大大超過(guò)標(biāo)稱(chēng)工作電流。斜率限制可以防止有源器件閂鎖、電容短路、PCB走線(xiàn)受損以及線(xiàn)路保險(xiǎn)絲熔斷。

　　圖1d中，所有電源具有相同的斜率，但其施加時(shí)間由預(yù)定的失調(diào)電壓決定。此類(lèi)跟蹤適用于需要限制電源電壓差（常常出現(xiàn)在DAC和ADC等混合信號(hào)器件的額定最大值部分）的器件，這種方法可以防止器件永久性受損。

　　基于FPGA的設(shè)計(jì)示例

　　使用FPGA系統(tǒng)的供電是探討多電源系統(tǒng)處理的活教材。適當(dāng)?shù)腇PGA電源控制對(duì)于實(shí)現(xiàn)可靠、可重復(fù)的設(shè)計(jì)至關(guān)重要，否則可能會(huì)在實(shí)驗(yàn)室甚至現(xiàn)場(chǎng)引發(fā)災(zāi)難性故障。大多數(shù)FPGA具有多個(gè)電源軌，一般表示為 VCCO， VCCAUX， 和 VCCINT. 這些電源分別用于為FPGA內(nèi)核、輔助電路（如時(shí)鐘和PLL等）、接口邏輯供電。

　　這些電源軌需要考慮的事項(xiàng)可以分為如下幾類(lèi)：

　　電源軌的時(shí)序控制

　　電源軌電壓的容差要求

　　電源可能有軟啟動(dòng)或斜率控制需求

　　下面以Xilinx Virtex-5系列FPGA的電源要求為例來(lái)說(shuō)明，該系列提供許多特性，包括邏輯可編程能力、信號(hào)處理和時(shí)鐘管理。根據(jù)數(shù)據(jù)手冊(cè)，Virtex-5的電源上電順序要求為 VCCINT， VCCAUX， and VCCO. 這些電源相對(duì)于地的斜坡時(shí)間為200 μs（最小值）至50 ms（最大值）。建議工作條件如表1所示。

　　　　The 如前所述，Virtex-5要求同步電壓跟蹤。此外，電源必須在特定的建議工作容差范圍內(nèi)，而且必須在特定的dV/dt范圍內(nèi)上升和下降。

　　But the 但是，F(xiàn)PGA只是一個(gè)較大系統(tǒng)的一部分。為了進(jìn)一步闡明本例，假設(shè)有一個(gè)高電流、5 V主系統(tǒng)電源軌。為FPGA內(nèi)核供電的1 V電源具有±5% （±50 mV）的容差，需要提供最高4 A的電流。3 V電源為通用邏輯電源，具有±5%的容差，在本例中需要提供4 A電流以便為FPGA I/O和設(shè)計(jì)中的其它邏輯器件供電。2.5 V電源為模擬電源，需要提供低噪聲的100 mA電流。

　　針對(duì)此應(yīng)用，利用雙通道降壓控制器ADP1850提供1 V和3 V高電流電源是一個(gè)很好的解決方案。ADP1850具有許多特性，其中包括：軟啟動(dòng)控制、同步跟蹤以及主從電源時(shí)序控制。上電時(shí)的上升速率由SS1和SS2引腳上的電容控制。本例中，3 V數(shù)字電源是主電源。針對(duì)2.5 V模擬電源，超低噪聲 低壓差調(diào)節(jié)器（LDO） ADP150是絕佳選擇，它可以利用ADP1850的PGOOD2信號(hào)進(jìn)行時(shí)序控制。圖2為該系統(tǒng)的簡(jiǎn)化框圖，顯示了時(shí)序控制的一般流程，詳情參見(jiàn)ADP1850數(shù)據(jù)手冊(cè)。

　　圖2. Virtex-5的電源系統(tǒng)

　　上例說(shuō)明了時(shí)序控制和跟蹤的常見(jiàn)使用方式，可以將其擴(kuò)展到當(dāng)今的許多多電源系統(tǒng)，包括基于微處理器的系統(tǒng)和涉及混合信號(hào)技術(shù)（ADC和DAC）的系統(tǒng)。

　　模擬電壓和電流監(jiān)控（ADM1191）

　　針對(duì)要求精密監(jiān)控多個(gè)系統(tǒng)電源電流和電壓的高可靠性應(yīng)用，可以使用簡(jiǎn)單易行的模擬監(jiān)控電路。例如， 數(shù)字電源監(jiān)控器，ADM1191 提供1%的測(cè)量精度，包括一個(gè)用于電流和電壓回讀的12位ADC、一個(gè)精密電流檢測(cè)放大器以及一路用于提供過(guò)流中斷的ALERTB輸出。圖3顯示了ADM1191結(jié)合一個(gè)主控制器（如微處理器或微控制器等）的應(yīng)用。

　　圖3. 簡(jiǎn)單的電源電壓和電流監(jiān)控器

　　ADM1191通過(guò) I2C 總線(xiàn)與主控制器通信。通過(guò)配置A0和A1引腳的邏輯輸入電平，同一系統(tǒng)最多可以支持16個(gè)器件的尋址。本地控制器可以將測(cè)得的電壓與電流相乘，從而計(jì)算電源軌的功耗。發(fā)生過(guò)流狀況時(shí)，ALERTB信號(hào)通過(guò)一個(gè)中斷快速通知控制器，這個(gè)關(guān)于故障狀況的快速報(bào)警可以幫助保護(hù)系統(tǒng)免遭損壞。

　　時(shí)序控制和監(jiān)控的結(jié)合

　　大型固定系統(tǒng)，甚至某些高性能插卡，具有許多需要控制和監(jiān)控的電源軌。圖4涉及到一個(gè)具有8個(gè)電源軌的復(fù)雜電源系統(tǒng)的控制。系統(tǒng)的核心是ADM1066它是一款靈活的高集成度超級(jí)電源時(shí)序控制器Super Sequencer? 可提供完整的電源控制功能，特性包括時(shí)序控制、監(jiān)控、余量微調(diào)和編程能力。ADM106x系列中的其它器件還具有溫度監(jiān)控和看門(mén)狗功能。

　　圖4. 8軌電源系統(tǒng)的控制

　　8軌系統(tǒng)具有三個(gè)主電源軌：12 V、5 V和3 V。其它電源軌則是利用開(kāi)關(guān)調(diào)節(jié)器和LDO從這些主電源軌產(chǎn)生。每個(gè)調(diào)節(jié)器具有一路使能輸入，它由ADM1066的10路可編程驅(qū)動(dòng)器（PD）輸出之一驅(qū)動(dòng)，因此用戶(hù)可以按照一定的受控順序使所有電源軌上電。ADM1066具有一個(gè)片上電荷泵，可以提升6路PD輸出電壓以提供外部N-MOSFET的高驅(qū)動(dòng)電壓；當(dāng)需要控制更高電壓的電源時(shí)，外部N-MOSFET用作電源軌開(kāi)關(guān)。

　　ADM1066具有片上EEPROM，用以存儲(chǔ)電源系統(tǒng)控制參數(shù)。ADI公司的實(shí)用程序?yàn)槠骷渲锰峁┝吮憷?，大大?jiǎn)化了上電和運(yùn)行任務(wù)，消除了費(fèi)時(shí)的代碼開(kāi)發(fā)工作。當(dāng)系統(tǒng)進(jìn)一步發(fā)展，以及有新器件加入設(shè)計(jì)時(shí)，可以輕松調(diào)整電源序列。時(shí)序參數(shù)和電壓跳變點(diǎn)很容易重新編程。這個(gè)功能非常有用，可以節(jié)省開(kāi)發(fā)時(shí)間，降低電路板開(kāi)發(fā)可能延誤的風(fēng)險(xiǎn)

　　數(shù)字輸出信號(hào)——PWRGD（電源良好）、VALID和SYSRST（系統(tǒng)恢復(fù)）——由ADM1066在輪詢(xún)時(shí)產(chǎn)生，或者通過(guò)中斷/數(shù)字輸入提供，以便將電源系統(tǒng)的狀態(tài)告知系統(tǒng)微控制器，從而在發(fā)生故障時(shí)能夠采取措施。這種快速通知可以防止電容短路和其它危險(xiǎn)狀況引發(fā)災(zāi)難性損害。PWR_ON和/RESET是從系統(tǒng)控制器到ADM1066的數(shù)字輸入，用以形成完整的系統(tǒng)控制環(huán)路。
利用ADM1066進(jìn)行電源余量微調(diào)

　　在系統(tǒng)開(kāi)發(fā)期間，當(dāng)設(shè)計(jì)工程師需要調(diào)整電源電壓以?xún)?yōu)化其電平或使其偏離標(biāo)稱(chēng)值時(shí)，可以使用ADM1066的片內(nèi)DAC來(lái)執(zhí)行電源余量微調(diào)。利用這種余量微調(diào)特性，可以在電源限制范圍內(nèi)對(duì)系統(tǒng)進(jìn)行全面特性測(cè)試，而不需要使用外部?jī)x器。該功能通常是在在線(xiàn)測(cè)試（ICT）期間執(zhí)行，例如：當(dāng)制造商希望保證受測(cè)產(chǎn)品能夠在標(biāo)稱(chēng)電源電壓±5%的范圍內(nèi)正常工作時(shí)。基于圖4所示的電路，用戶(hù)可以在許多電源軌上實(shí)現(xiàn)余量微調(diào)。

　　開(kāi)環(huán)電源余量微調(diào)

　　對(duì)DC/DC轉(zhuǎn)換器或LDO等電源進(jìn)行余量微調(diào)的最簡(jiǎn)單方法，是將額外電阻切換到電源模塊的反饋節(jié)點(diǎn)中，以改變反饋或調(diào)整節(jié)點(diǎn)的電壓，從而利用DAC迫使輸出電壓上調(diào)或下調(diào)所需的幅度。采用這種衰減器（圖5）時(shí)，可以通過(guò)SMBus更新相關(guān)DAC輸出的值，從而遠(yuǎn)程命令A(yù)DM11066執(zhí)行電源余量微調(diào)。該過(guò)程可以利用獨(dú)立于系統(tǒng)控制環(huán)路的開(kāi)環(huán)技術(shù)實(shí)現(xiàn)。

　　圖5. 開(kāi)環(huán)余量微調(diào)

　　ADM1066最多可以為6個(gè)電源執(zhí)行開(kāi)環(huán)余量微調(diào)，它利用6個(gè)片上電壓輸出DAC（DAC1至DAC6）驅(qū)動(dòng)要微調(diào)的電源模塊的反饋引腳。實(shí)現(xiàn)這一功能的最簡(jiǎn)單電路是利用一個(gè)衰減電阻（R3），將DACx引腳連接到DC/DC轉(zhuǎn)換器的反饋節(jié)點(diǎn)。當(dāng)DACx輸出電壓設(shè)定為與反饋電壓相等時(shí)，無(wú)電流流入衰減電阻，DC/DC轉(zhuǎn)換器的輸出電壓不發(fā)生變化。當(dāng)DACx輸出電壓高于反饋電壓時(shí)，電流流