測(cè)量并抑制存儲(chǔ)器件中的軟誤差研究
隨著加工工藝尺寸的日益縮小,“軟”誤差對(duì)存儲(chǔ)器件的影響已經(jīng)從原先的“無關(guān)緊要”演變成為系統(tǒng)設(shè)計(jì)中需要加以認(rèn)真考慮的重要事項(xiàng)。賽普拉斯等SRAM售主已經(jīng)在工藝開發(fā)和產(chǎn)品設(shè)計(jì)當(dāng)中采取了相應(yīng)的對(duì)策,以求最大限度地降低器件對(duì)SER的敏感度,并由此將SRAM的應(yīng)用范圍擴(kuò)展到遠(yuǎn)遠(yuǎn)小于90nm的工藝幾何尺寸。憑借在系統(tǒng)設(shè)計(jì)和產(chǎn)品設(shè)計(jì)水平的正確對(duì)策,SRAM仍將是多代工藝中一種可行的存儲(chǔ)器解決方案。
接地電阻相關(guān)文章:接地電阻測(cè)試方法
評(píng)論